基于Flash存儲器數(shù)據(jù)深度擦除的關(guān)鍵技術(shù)研究.pdf

1、進入21世紀，信息技術(shù)深刻地影響并改變著經(jīng)濟、軍事、文化等各個領(lǐng)域。一方面它讓人們享受著科技帶來的便捷，另一方面，信息在安全方面的隱患也日益突出。作為信息安全的一部分，存儲器的安全也隨著智能家居、智能城市的提出而備受重視。近些年來，越來越多的研究表明存儲器中存在著數(shù)據(jù)殘留現(xiàn)象，即數(shù)據(jù)經(jīng)過擦除仍然有被恢復(fù)的可能。這將給國家安全、商業(yè)秘密、個人隱私帶來不同程度的影響。
　　在此背景下，本文針對Flash存儲器進行了數(shù)據(jù)深度擦除技術(shù)的研

2、究。首先對Flash的數(shù)據(jù)殘留現(xiàn)象進行了分析，明確了浮柵上的殘留電子對數(shù)據(jù)殘留的重要影響。針對浮柵上的殘留電子進行了器件級建模，用9位以內(nèi)的任意序列對Flash單元進行覆蓋仿真，并提取數(shù)據(jù)殘留值。依據(jù)這些數(shù)據(jù)殘留值找出有效的數(shù)據(jù)深度擦除序列。另外，本文設(shè)計了漏電流讀出電路，對深度擦除序列的有效性進行驗證。考慮到與讀出電路的交互，本文首先給出了Flash單元的實現(xiàn)方案，其中包括高壓開關(guān)的設(shè)計和電流引導(dǎo)電路的設(shè)計。漏電流讀出電路采用全差分跨

3、阻放大器和電壓放大器級聯(lián)的結(jié)構(gòu)來提高跨阻增益，降低共模干擾。最后，本文還設(shè)計了一款混合型CMOS電壓基準來為模擬模塊提供恒定的偏置電壓。
　　本文對漏電流讀出電路和CMOS電壓基準采用0.18μm標準CMOS工藝進行設(shè)計，并給出了仿真結(jié)果。其中漏電流讀出電路的輸出擺幅為-2.974V～2.959V，跨阻增益為7.4MΩ，等效輸入電流噪聲為0.035nA，線性度良好;混合型CMOS電壓基準的溫漂系數(shù)為12.7ppm/℃，PSRR為-