40Gbps高速串行接口控制器門控時(shí)鐘自動(dòng)優(yōu)化關(guān)鍵技術(shù)研究與實(shí)現(xiàn).pdf

1、傳統(tǒng)綜合工具能夠自動(dòng)識(shí)別并插入組合邏輯門控時(shí)鐘單元，然而，即便在組合邏輯門控時(shí)鐘優(yōu)化后，仍可以通過數(shù)據(jù)流水分析來尋找更多的門控機(jī)會(huì)，以減少時(shí)鐘信號(hào)所驅(qū)動(dòng)的寄存器以及寄存器下游邏輯的動(dòng)態(tài)功耗。實(shí)際情況是，跨寄存器域數(shù)據(jù)流水分析需要有相當(dāng)經(jīng)驗(yàn)的硬件設(shè)計(jì)師，通過分析多個(gè)時(shí)鐘周期的數(shù)據(jù)流水行為來決定哪些寄存器可以在什么條件下被選通。這種方法不僅耗時(shí)耗力，而且容易出錯(cuò)，因此，門控時(shí)鐘邏輯的自動(dòng)優(yōu)化顯得尤為必要。本文從 RTL級(jí)跨寄存器域的門控時(shí)鐘

2、邏輯優(yōu)化入手，深入研究了跨寄存器域數(shù)據(jù)流水分析技術(shù)以及時(shí)序電路門控時(shí)鐘邏輯自動(dòng)優(yōu)化關(guān)鍵技術(shù)，并將其應(yīng)用于40Gbps高速串行接口控制器，以期最大程度地利用門控時(shí)鐘技術(shù)來降低控制器芯片的動(dòng)態(tài)功耗。本文主要工作包括：
　　1、深入研究跨寄存器域數(shù)據(jù)流水分析以及時(shí)序電路門控時(shí)鐘邏輯優(yōu)化關(guān)鍵技術(shù)。詳細(xì)介紹了基于后向追溯的可觀測(cè)性時(shí)序電路門控時(shí)鐘（OBS）優(yōu)化技術(shù)和基于前向追溯的穩(wěn)態(tài)輸入時(shí)序電路門控時(shí)鐘（STB）優(yōu)化技術(shù)；同時(shí)，闡述了門控時(shí)

3、鐘能效的概念，用以衡量門控時(shí)鐘邏輯的好壞。
　　3、運(yùn)用時(shí)序電路門控時(shí)鐘邏輯優(yōu)化技術(shù)的自動(dòng)實(shí)現(xiàn)方法，對(duì)40Gbps高速串行接口控制器芯片進(jìn)行RTL級(jí)門控時(shí)鐘邏輯的自動(dòng)優(yōu)化；詳細(xì)分析并對(duì)比優(yōu)化前后設(shè)計(jì)各方面性能，分析優(yōu)化后的設(shè)計(jì)在門控時(shí)鐘率和門控時(shí)鐘能效等方面的改善；并對(duì)優(yōu)化后的設(shè)計(jì)進(jìn)行等價(jià)性檢查及功能仿真，以期驗(yàn)證其功能正確性。
　　4、采用傳統(tǒng)的后端設(shè)計(jì)流程，對(duì)控制器進(jìn)行綜合、布局布線，并分析比較優(yōu)化前后設(shè)計(jì)的時(shí)序、面積以