基于FPGA的高速Turbo乘積碼技術及其實現(xiàn).pdf

1、在信道編碼理論的發(fā)展歷程中，1994年提出的Turbo乘積碼是一種高效的信道編碼技術，其在碼率、誤碼性能和硬件復雜度等方面擁有顯著的優(yōu)點，因此逐漸成為信道編碼研究的熱點。乘積碼相比于同碼率的 Turbo碼具有更接近于Shannon限的漸近性能。隨著通信領域的不斷發(fā)展，深空通信和移動通信領域?qū)νㄐ畔到y(tǒng)的可靠性和高效性的要求越來越高。在TPC的應用與硬件實現(xiàn)方面，乘積碼因其優(yōu)異的糾錯性能和相對簡單的編譯碼算法，得到了越來越廣泛的應用。

2、>　　本文首先詳細介紹了TPC的編碼原理和分量碼的選擇，同時闡述了Chase譯碼算法，并且描述了通過測試序列快速譯碼、節(jié)省存儲資源、減少候選碼字個數(shù)、無競爭碼字時的外信息計算方法和提高譯碼器并行度的改進的譯碼算法，分析了改進譯碼算法的優(yōu)勢，對譯碼性能進行了理論分析。
　　此外，本文通過軟件構造了通信系統(tǒng)的仿真模型，驗證分析了不同的分量碼、迭代次數(shù)、不可靠位置數(shù)、量化比特數(shù)和信道類型對于 TPC譯碼性能的影響，同時對改進型譯碼算法進

3、行了仿真驗證和性能分析。
　　最后重點描述了TPC編譯碼器的FPGA實現(xiàn)，并詳細介紹了編譯碼器的主要構造及改進的方案。整個譯碼器采用了一種全并行輸入的分量碼譯碼器，該分量碼譯碼器可以完成對整個分量碼輸入、比較排序選取不可靠位置、排列候選碼字的度量值和計算外信息，極大地增加了譯碼的并行度，減少了譯碼的時延，有效的提高了系統(tǒng)的吞吐量。本文采用 Xilinx公司生產(chǎn)的 Kintex-7系列中的XC7K355T芯片完成整個設計。整個設計占