SOI CMOS像素探測器結構及輻射加固研究.pdf

1、隨著高能粒子物理的不斷發(fā)展，人們對標準模型的希格斯玻色子的探索不斷深入，要求大型強子對撞機(Large Hadron Collider,LHC)的最大流通量和束流亮度不斷提升，直接加快了粒子探測器的發(fā)展和創(chuàng)新。近幾年，美國的費米國家加速器實驗室和日本的高能加速器組織等研究機構，相繼研制了一系列基于絕緣體上硅結構的互補金屬氧化物半導體(Silicon On Insulator Complementary Metal Oxide Semic

2、onductor Transistor,SOI CMOS)的單片式有源像素探測器，用于粒子徑跡探測。對比混合型CMOS工藝像素探測器，該類探測器可獨立控制襯底耗盡，提高粒子的探測效率，降低讀出電子學發(fā)生單粒子效應的概率，并且縮短工藝流程，降低成本。因此，基于SOI CMOS工藝的新型粒子探測器是當前的研究熱點。
　　本文致力于SOI CMOS像素探測器的電荷收集效率，抗輻射能力及整體可靠性等特性進行研究，主要工作內容概括如下:

3、r>　　首先，對SOI CMOS像素探測器的平面像素結構進行研究，討論器件結構與像素的電荷收集能力和寄生電容的關系，及輻射效應對像素特性的影響。然后分析了較新的三維(3D)像素結構的完全耗盡電壓及電荷收集能力，考慮像素間電荷串擾機理及當前3D像素存在的問題，進而提出一種SOI CMOS像素探測器的新型3D像素結構。3D像素的N+電極構建成圍柵狀溝槽結構，以限制每個像素有源區(qū)空間，并包圍每個像素的P+電極。由于3D像素的完全耗盡電壓很低，

4、為降低工藝難度，將N+電極在像素頂端引出，并同P+電極直接引出到讀出電子學中。同一般3D像素結構對比，新型3D像素的N+電極從機理抑制了像素間電荷串擾。研究表明，提出的新型3D像素結構進一步降低了電荷收集時間，提高了像素對電荷的收集能力及像素的抗輻射能力。
　　其次，分析當前SOI CMOS像素探測器較新的隔離結構:嵌套阱(Nest Well Structure，NWS)隔離結構和雙SOI(Double SOI，DSOI)隔離結構

5、。討論這兩種隔離結構對背柵效應和電極間串擾效應的改善能力?？紤]到隔離結構的抗輻射能力較差，在DSOI隔離結構基礎上，提出新型空隙式隔離結構，基于總劑量效應的發(fā)生機理，從根源屏蔽絕緣層中正電荷對讀出電子學的電特性影響。此外，在傳導層上形成環(huán)形溝槽結構，將讀出電子學部分包圍，進一步降低讀出電子學與像素電極間寄生電容。
　　然后，分析了SOI CMOS像素探測器平面像素的保護環(huán)終端結構，針對終端結構的擊穿電壓和邊緣像素電荷收集效率進行了

6、討論。提出了深溝槽終端結構，以改善邊緣像素終端結構中的電場分布，有效隔離邊緣像素有源區(qū)與終端區(qū)域，從而改善平面像素探測器的耐壓及邊緣像素的電荷收集效率。同時，針對當前3D像素探測器較新的有緣邊界終端結構工藝復雜，且不能有效提高終端耐壓等問題，結合新型3D像素結構，提出新型背部溝槽終端結構。該終端結構進一步簡化工藝難度，優(yōu)化邊緣像素有源區(qū)中的電場分布，改善新型3D像素的耐壓。此外，在不同輻射強度條件下，提出的兩種終端結構都有較好的抗輻射能

7、力。
　　最后，針對集成溝槽空隙終端結構的SOI CMOS平面像素探測器，以及集成背部溝槽終端結構的SOI CMOS新型3D像素探測器，對比討論DSOI隔離結構傳導層電位對像素完全耗盡電壓、電荷收集效率、探測器終端耐壓的影響。由于3D像素空間電荷區(qū)橫向擴展，且電場峰值處于P+電極底部，新型3D像素探測器耐壓隨傳導層電位的增加而增加，但像素完全耗盡電壓和電荷收集效率不受傳導層電位影響。對比結果表明，傳導層電位對新型3D像素探測器影響