硅基毫米波低噪聲放大器研究與設計.pdf

1、近年來多媒體技術的快速進步，對數(shù)據(jù)的高速傳輸需求越來越迫切，對傳輸系統(tǒng)的帶寬、傳輸速率和集成度要求日新月異，因此，對于系統(tǒng)的工作頻率必須有所提升。毫米波頻段巨量的的頻譜資源和其特有的優(yōu)勢，成為了現(xiàn)今人們對其研究的主要推動力。
　　當前，國內(nèi)外許多高校、研究機構以及各集成電路設計領軍公司紛紛對W波段以及高于100GHz頻率技術展開研究。國內(nèi)外在相關頻段的硅基低噪聲放大器的研究方面，有顯著進展。本文總結了W波段和高于100GHz頻率的

2、硅基低噪聲放大器的相關研究進展，探討了硅基毫米波低噪聲放大器設計方法及存在的困難，對毫米波去嵌技術作了介紹，并利用Open-Short去嵌方法做了實驗。在此基礎上，分別設計了工作在85GHz和115GHz的兩款基于SMIC40nm RF CMOS工藝的低噪聲放大器。主要研究內(nèi)容如下：
　?。?）本文探討了利用硅基工藝設計毫米波電路的可行性，在此基礎上對國內(nèi)外相關機構在毫米波硅基低噪聲放大器研究領域作了相關調(diào)研和總結，對電路的典型結

3、構和技術指標作了歸納。截止到2015年IEEE報道的工作在W頻段及以上的低噪聲放大器典型指標：小信號增益一般在10~20dB間，噪聲系數(shù)范圍在7~10dB，功耗一般在40mW~80mW之間。其中較優(yōu)的指標為：最高工作頻率為245GHz，最高小信號增益為32dB，最低噪聲系數(shù)為4dB。
　?。?）本文針對現(xiàn)有的毫米波建模時用到的去嵌技術作了簡要分析對比，討論了不同去嵌技術存在的局限性。并在SMIC40nm CMOS工藝上基于Open

4、-Short去嵌方法，使用CPW和MicroLine兩種結構進行試驗，擬對這兩種結構在毫米波頻段去嵌的準確性進行對比，為 Open-Short去嵌方法在高頻時的去嵌可行性分析做鋪墊。試結構已流片，等待測試。
　?。?）對LNA的基礎理論和二端口網(wǎng)絡作了詳細的闡述，在此理論基礎上對低噪聲放大器現(xiàn)有結構及相應結構的優(yōu)缺點作了分析對比?？隙嗽春啿⒔Y構的較優(yōu)性能，相比其他結構而言該結構可實現(xiàn)較低的噪聲和較好的高頻特性，本文設計的電路也基

5、于該結構。對硅基毫米波LNA設計中存在的相關挑戰(zhàn)作了分析，并提出了相關的解決辦法。通過噪聲級和增益級分開設計的方式對噪聲和增益做較好的折衷考慮，通過對無源器件結構的改進(增加地屏蔽層)的方式來減小高頻損耗。
　?。?）基于SMIC40nm CMOS工藝，設計了85GHz和115GHz多級級聯(lián)低噪聲放大器兩款電路。針對毫米波頻段晶體管增益不夠的問題，設計中采用了增益提升技術，仿真結果顯示增益有了較為明顯的提高。其中85GHz的LNA

6、由三級Cascode級聯(lián)組成，仿真結果為：輸入反射系數(shù)小于-10dB，小信號增益在85GHz~88GHz大于10dB，最小噪聲在90GHz為10.4dB，115GHz的LNA由四級Cascode和一級CS結構組成，仿真結果為：輸入反射系數(shù)小于-15dB，小信號增益在114GHz~115.5GHz大于20dB，在115GHz處噪聲系數(shù)為12.4dB。
　　綜上，本文對毫米波去嵌技術作了簡要的分析，并在SMIC40nm CMOS工藝上