流水線微處理器中的分支預(yù)測(cè)技術(shù)研究.pdf

1、目前大多數(shù)處理器均采用超標(biāo)量超流水線結(jié)構(gòu)來(lái)提高處理器的硬件資源利用率,加快CPU的運(yùn)行速率,以滿足人們不斷提高的對(duì)計(jì)算機(jī)性能的要求以及日益復(fù)雜的軟件系統(tǒng)帶來(lái)的高性能硬件的實(shí)現(xiàn)要求。但是分支指令的存在卻在一定程度上阻礙了超標(biāo)量超流水線結(jié)構(gòu)對(duì)處理器性能的提升。流水線深度越深,分支跳轉(zhuǎn)失敗帶來(lái)的清空流水線的性能損失就會(huì)越嚴(yán)重。而且隨著現(xiàn)代編程中實(shí)現(xiàn)的功能越來(lái)越復(fù)雜,分支指令的使用變得日益頻繁,其對(duì)流水線微處理器性能的影響也更加顯著。因此分支預(yù)

2、測(cè)技術(shù)的應(yīng)用對(duì)于減小流水線性能損失,提高高性能處理器硬件資源利用率,挖掘超標(biāo)量超流水線結(jié)構(gòu)的潛在性能起到至關(guān)重要的作用。
　　本文首先詳細(xì)介紹了幾種經(jīng)典的分支預(yù)測(cè)技術(shù)及其發(fā)展演變過(guò)程。通過(guò)比較這幾種技術(shù)的預(yù)測(cè)效果和硬件實(shí)現(xiàn)代價(jià),分析各種分支預(yù)測(cè)技術(shù)的優(yōu)劣。其次介紹幾種國(guó)產(chǎn)流水線微處理器的分支預(yù)測(cè)單元中采用的分支預(yù)測(cè)技術(shù),分析分支預(yù)測(cè)技術(shù)在國(guó)內(nèi)的實(shí)際應(yīng)用現(xiàn)狀。然后依據(jù)前文分析得到的分支預(yù)測(cè)技術(shù)的優(yōu)劣性以及研究神經(jīng)網(wǎng)絡(luò)算法特征,針對(duì)傳