基于RTL的自動(dòng)化毛刺檢測(cè)與邏輯優(yōu)化.pdf

1、隨著集成電路功耗密度的不斷提高，人們?cè)絹?lái)越關(guān)注低功耗的芯片設(shè)計(jì)方法。在現(xiàn)代電路的功耗中，毛刺功耗作為電路動(dòng)態(tài)功耗的重要組成部分，開(kāi)始受到重視。但是毛刺功耗的優(yōu)化有著難以建模和難以在比RTL更高的層次實(shí)現(xiàn)的問(wèn)題。
　　本文針對(duì)RTL電路的特點(diǎn)，提出了基于RTL電路結(jié)構(gòu)靜態(tài)分析的方法，來(lái)提取電路信息并篩選和搜索出電路潛在毛刺問(wèn)題的方法。并且在此基礎(chǔ)上實(shí)現(xiàn)了基于模板的組合邏輯重組，選擇器網(wǎng)絡(luò)優(yōu)化，信號(hào)與計(jì)算以及毛刺時(shí)鐘隔離四種改進(jìn)毛刺功

2、耗的技術(shù)。
　　文章使用PERL語(yǔ)言編程實(shí)現(xiàn)了電路結(jié)構(gòu)和參數(shù)信息的提取以及潛在毛刺的篩選搜索工作，并實(shí)現(xiàn)了四種毛刺優(yōu)化技術(shù)算法?；谝陨铣绦?，本文選取了幾個(gè)有代表性的電路，用仿真波形文件對(duì)優(yōu)化后的電路進(jìn)行功耗、面積和時(shí)序模擬。實(shí)驗(yàn)表明，在使用毛刺功耗優(yōu)化算法之后，在輸入信號(hào)有毛刺時(shí)電路中，動(dòng)態(tài)功耗有17％左右的下降，與之對(duì)應(yīng)的面積開(kāi)銷為4%。本文最后對(duì)優(yōu)化后的電路進(jìn)行了物理設(shè)計(jì)，探索了后端流程對(duì)本文工作的影響，結(jié)果證明雖然功耗的優(yōu)