基于FPGA的核間高速接口的設計與驗證.pdf

1、隨著用戶對信息傳輸需求的不斷增長,基帶信號處理的處理帶寬和吞吐量需求與日俱增。這對數(shù)據(jù)傳輸接口設計的要求越來越高,傳統(tǒng)的并行傳輸技術并不能滿足高帶寬、高速率和高可靠性的需求。此時,高速串行傳輸技術應運而生,高速GTX接口和千兆以太網(wǎng)接口是其中兩個重要的數(shù)據(jù)傳輸接口。
　　基于片上網(wǎng)絡(NoC)的多核處理器硬件設計規(guī)模和復雜程度不斷增加,使得單片F(xiàn)PGA(或ASIC)硬件資源緊張的問題突出。此外并行化處理機制將一個大的處理任務劃分為

2、多個小的處理任務,分配到不同的處理器上分別運行,從而實現(xiàn)任務處理的并行化。這些都需要芯片間、處理器核間的高速數(shù)據(jù)傳遞。本論文利用高速串行接口實現(xiàn)了NoC互聯(lián)擴展到多FPGA開發(fā)板的總體設計。首先介紹了高速GTX接口的傳輸技術。接著在高速串行傳輸接口設計部分,對 Aurora協(xié)議和用戶自定義通信協(xié)議進行分析,并對二者做了簡要的比較。最后,結合設計需求,本文采用了用戶自定義通信協(xié)議,并合理設計核間數(shù)據(jù)傳輸和狀態(tài)采集這兩種數(shù)據(jù)的幀格式,保證通

3、道傳輸?shù)目煽啃耘c實時性。
　　隨著互聯(lián)網(wǎng)技術不斷地創(chuàng)新和進步,大量應用的需求使得以太網(wǎng)傳輸模式迅速發(fā)展,基于以太網(wǎng)的小型嵌入式通信系統(tǒng)的應用正變得越來越重要。千兆以太網(wǎng)作為第三代的以太網(wǎng)技術,不僅保持了原來傳統(tǒng)以太網(wǎng)的優(yōu)勢,還具有許多新的特性,因此得到了廣泛的應用。本文介紹了千兆以太網(wǎng)傳輸技術,對系統(tǒng)使用的PCS/PMA和三態(tài)MAC IP核進行了研究和軟件仿真,完成了IP的設置和接口的設計。在驗證平臺上進行FPGA間、PC與FPG