混合主存感知的末級緩存管理策略研究.pdf

1、由于當(dāng)前嵌入式系統(tǒng)運行的應(yīng)用程序越來越復(fù)雜和強大，基于SRAM/DRAM的存儲系統(tǒng)逐漸成為了系統(tǒng)能耗和擴展性的瓶頸。最近出現(xiàn)的新型非易失性存儲器，包括自旋矩傳輸磁存儲器（STT-MRAM）、阻變存儲器ReRAM和相變存儲器(PCM)，被認(rèn)為是下一代存儲體系中非常有競爭力的一種存儲器。和傳統(tǒng)的存儲器相比，NVM具有高密度、低靜態(tài)功耗和非易失性的特點。然而，目前NVM由于其本身的物理特性，導(dǎo)致其訪問延遲較長和動態(tài)功耗較高，尤其是寫操作。

2、r>　　為了綜合利用不同存儲器的優(yōu)良特性，基于DRAM和NVM的混合存儲架構(gòu)已經(jīng)被提出來了，被認(rèn)為是實現(xiàn)高性能和低能耗計算機系統(tǒng)的一種有效解決途徑。通常，目前研究的混合存儲架構(gòu)類型可分為兩種:(i)使用容量較小且被硬件控制的DRAM作為完全由NVM構(gòu)成的主存系統(tǒng)的一個緩沖區(qū);(ii) DRAM和NVM處于同一存儲層次，共同構(gòu)成系統(tǒng)的主存空間。本文的研究基于第二種，稱之為混合主存架構(gòu)?；旌现鞔婕軜?gòu)的最終目標(biāo)就是通過有效利用DRAM較低的寫

3、延遲和NVM高密度以及低靜態(tài)功耗等各自優(yōu)良的特性，以便提高系統(tǒng)的性能和降低能耗。為了上述目標(biāo)，目前大多數(shù)針對混合主存架構(gòu)的研究都集中于通過不同的主存管理策略在DRAM和NVM空間之間進(jìn)行動態(tài)的頁面遷移。
　　然而，在普遍具有緩存Cache的現(xiàn)代處理器中，如果Cache是通過物理地址進(jìn)行訪問，在混合主存架構(gòu)中實現(xiàn)DRAM和NVM的不同存儲空間數(shù)據(jù)的遷移需要付出很大的代價，其不僅需要主存不同存儲空間數(shù)據(jù)的拷貝而且也需要對Cache進(jìn)行

4、更新操作。實際上，緩存Cache管理策略不僅決定了Cache發(fā)生缺失和對主存訪問的數(shù)目，同時對單獨主存塊數(shù)據(jù)的缺失率也有較大影響。因此，在混合主存系統(tǒng)中，通過設(shè)計相應(yīng)的緩存Cache管理策略可以比較高效地對DRAM數(shù)據(jù)和NVM數(shù)據(jù)的讀寫操作數(shù)目進(jìn)行控制。但是，當(dāng)前普遍使用的緩存Cache管理策略LRU并沒有意識到NVM的操作（特別是寫操作）和DRAM操作之間對系統(tǒng)性能影響的差異，因此不是一個最好的緩存管理策略設(shè)計。目前，針對混合存儲架構(gòu)

5、設(shè)計的緩存管理策略僅有一個通過為DRAM和NVM劃分不同緩存空間進(jìn)行設(shè)計的緩存管理策略HAP。HAP分別使用DRAM和NVM的讀延遲作為相對應(yīng)的數(shù)據(jù)發(fā)生缺失時的代價值。然而，本文通過相關(guān)實驗表明，由于NVM較長的寫延遲和較高的寫能耗，從末級緩存LLC中被替換出的臟數(shù)據(jù)引起的寫操作對系統(tǒng)的影響也很大，其也應(yīng)該在緩存管理策略設(shè)計時加以考慮。
　　本論文為獲得高性能和低能耗的混合存儲架構(gòu)設(shè)計，提出了一種基于寫回感知的共享末級緩存管理策略