嵌入式圖像并行處理系統(tǒng)的研究與應(yīng)用.pdf

1、當(dāng)前處理圖像信息?；赑C機(jī)完成，但PC機(jī)體積龐大，不方便攜帶，且使用過(guò)程中，配套的電力設(shè)施、環(huán)境及其他資源要求較多，因此，在野外實(shí)時(shí)處理圖像數(shù)據(jù)具有一定的難度。因此，本課題研究嵌入式并行處理平臺(tái)對(duì)野外圖像進(jìn)行處理。
　　由于是對(duì)圖像的數(shù)據(jù)信息進(jìn)行操作，導(dǎo)致需要處理巨大的數(shù)據(jù)量，并且在處理過(guò)程中要滿(mǎn)足實(shí)時(shí)性，因此對(duì)處理平臺(tái)的速度要求較高。本文選用是高性能的多DSP處理芯片，提高了平臺(tái)的處理速度。硬件平臺(tái)的整體過(guò)程是使用攝像頭采集外

2、界的模擬圖像，通過(guò)模數(shù)轉(zhuǎn)換進(jìn)行解碼，將模擬信號(hào)轉(zhuǎn)化成數(shù)字信息，然后對(duì)轉(zhuǎn)換成的數(shù)字信息進(jìn)行預(yù)處理，并且存儲(chǔ)結(jié)果，接著將結(jié)果通過(guò)串行RapidIO總線快速傳輸給并行處理平臺(tái)，通過(guò)并行處理平臺(tái)對(duì)其進(jìn)行處理，最后將處理的結(jié)果傳輸給用戶(hù)。
　　由于雙DSP處理平臺(tái)要滿(mǎn)足實(shí)時(shí)性要求，而如何將處理過(guò)的數(shù)據(jù)進(jìn)行快速傳輸是一個(gè)難題，因此本文采用串行RapidIO總線使系統(tǒng)達(dá)到實(shí)時(shí)傳輸。通過(guò)串行RapidIO總線連接DSP與DSP以及DSP與FPGA

3、，使得數(shù)據(jù)傳輸?shù)淖畲笏俾士蛇_(dá)3.125Gbps，實(shí)現(xiàn)了數(shù)據(jù)無(wú)延遲的傳輸，從而解決了大量數(shù)據(jù)的快速傳輸問(wèn)題，滿(mǎn)足系統(tǒng)實(shí)時(shí)性要求。
　　通過(guò)德州儀器公司提供的集成開(kāi)發(fā)環(huán)境CCS進(jìn)行軟件開(kāi)發(fā)，在CCS中使用模擬DSP硬件環(huán)境進(jìn)行設(shè)計(jì)。首先在PC機(jī)上實(shí)現(xiàn)算法功能，然后對(duì)算法移植和優(yōu)化，使其能夠在并行平臺(tái)上運(yùn)行。為驗(yàn)證平臺(tái)的并聯(lián)處理性能，通過(guò)遺傳算法求解TSP問(wèn)題的并行化實(shí)驗(yàn)案例，驗(yàn)證了并行處理系統(tǒng)平臺(tái)的優(yōu)勢(shì)。
　　最后將本文所提出的