適用于高精度流水線ADC的運(yùn)算放大器的研究與設(shè)計(jì).pdf

1、運(yùn)算放大器電路被廣泛應(yīng)用于采樣保持電路和乘法型數(shù)模轉(zhuǎn)換器(Multiplying-DAC，MDAC)中，是流水線式模數(shù)轉(zhuǎn)換器(Pipelined ADC)的核心模塊之一，它的性能直接影響了流水線式模數(shù)轉(zhuǎn)換器的各項(xiàng)關(guān)鍵性能指標(biāo)。因此，設(shè)計(jì)實(shí)現(xiàn)高增益、寬帶寬、低功耗的運(yùn)算放大器對(duì)高轉(zhuǎn)換速度、高分辨率、低功耗的流水線ADC的設(shè)計(jì)具有重要意義。為了實(shí)現(xiàn)高增益和輸出擺幅，我們采用兩級(jí)運(yùn)算放大器架構(gòu)，第一級(jí)采用套筒式共源共柵運(yùn)算放大器，并利用增益自

2、舉技術(shù)(Gain boosting technique)來(lái)進(jìn)一步提高增益，第二級(jí)采用MOS管負(fù)載的共源極運(yùn)算放大器，來(lái)獲得較大擺幅，為了獲得更好的幅頻特性，頻率補(bǔ)償采用了共源共柵補(bǔ)償方式。本文的工作主要有以下兩個(gè)方面:
　　(1)應(yīng)用0.35um/3.3V硅基CMOS工藝，設(shè)計(jì)了一款應(yīng)用于流水線式模數(shù)轉(zhuǎn)換器中第一級(jí)MDAC電路中的全差分、高增益的兩級(jí)運(yùn)算放大器，采用了共源共柵補(bǔ)償技術(shù)(Cascode compensation)來(lái)進(jìn)

3、行頻率補(bǔ)償，通過(guò)阻斷前饋通路的方式消除了右半平面低頻零點(diǎn)，同時(shí)降低了補(bǔ)償電容容值，針對(duì)兩級(jí)運(yùn)算放大器的頻率補(bǔ)償進(jìn)行了零極點(diǎn)分析，并對(duì)電路結(jié)構(gòu)做出優(yōu)化，通過(guò)增加并聯(lián)于輸入管的分流管，提高了系統(tǒng)穩(wěn)定性，使系統(tǒng)的相位裕度滿足了穩(wěn)定性要求。仿真結(jié)果顯示整體運(yùn)算放大器增益達(dá)到了93.77dB，單位增益帶寬為767MHz，相位裕度為30deg，滿足了穩(wěn)定性要求。
　　(2)采用增益自舉技術(shù)設(shè)計(jì)了一款單級(jí)共源共柵運(yùn)算放大器，增益自舉技術(shù)可以在不

4、改變?cè)\(yùn)算放大器直流工作點(diǎn)的基礎(chǔ)上提高運(yùn)算放大器的增益，為了減小輔助運(yùn)算放大器的引入對(duì)系統(tǒng)建立時(shí)間的影響，對(duì)增益自舉共源共柵運(yùn)算放大器的的頻域模型進(jìn)行建模和數(shù)值分析，優(yōu)化了增益自舉型運(yùn)算放大器的系統(tǒng)建立時(shí)間，基于0.35um/3.3V硅基CMOS工藝進(jìn)行了版圖設(shè)計(jì)及后仿真，版圖仿真結(jié)果顯示運(yùn)算放大器直流增益為60dB，單位增益帶寬為646.6MHz，相位裕度為75.7deg。最后，本文對(duì)MPW芯片中的單級(jí)增益自舉運(yùn)算放大器進(jìn)行了增益測(cè)試