多速率綜合誤碼測(cè)試平臺(tái)的設(shè)計(jì)與研發(fā).pdf

1、隨著高寬帶業(yè)務(wù)的迅速普及以及物聯(lián)網(wǎng)時(shí)代到來，現(xiàn)有的通信系統(tǒng)已經(jīng)滿足不了日益增長(zhǎng)的業(yè)務(wù)需求?；A(chǔ)運(yùn)營(yíng)商亟需對(duì)現(xiàn)有網(wǎng)絡(luò)進(jìn)行帶寬升級(jí)，10G、40G乃至100G光傳輸系統(tǒng)成為目前擴(kuò)容的首選方案。而與之配套的光模塊和光系統(tǒng)的誤碼性能測(cè)試平臺(tái)的研發(fā)具有很高的實(shí)用價(jià)值。
　　本論文在系統(tǒng)地分析了誤碼測(cè)試的基本原理和高速PCB設(shè)計(jì)所面臨問題的基礎(chǔ)上，通過仿真和設(shè)計(jì)，開發(fā)了一套4通道并行測(cè)試、單通道速率可以覆蓋2.125G-27.952Gbps速

2、率范圍的多速率綜合誤碼測(cè)試平臺(tái)。主要用于光通信系統(tǒng)中的10G光模塊（如SFP+、XFP）、40G光模塊（如QSFP）、100G光模塊（如CFP4）的誤碼性能測(cè)試。具體的研究?jī)?nèi)容包括：
　?。?）根據(jù)誤碼測(cè)試的相關(guān)需求和原理設(shè)計(jì)了一套多速率綜合誤碼測(cè)試平臺(tái)，采用VSC8248模塊和Gearbox模塊分段覆蓋的方式，達(dá)到誤碼測(cè)試速率的寬覆蓋、高低速率兼顧的目的。
　?。?）根據(jù)設(shè)計(jì)方案設(shè)計(jì)了硬件電路，繪制高速PCB Layout

3、，并提出了在高速PCB設(shè)計(jì)中應(yīng)該注意的阻抗匹配、信道帶寬設(shè)計(jì)等高速信號(hào)完整性的問題。
　?。?）設(shè)計(jì)了多速率綜合誤碼測(cè)試平臺(tái)的下位機(jī)控制程序，主要包括系統(tǒng)初始化、人機(jī)交互、時(shí)鐘輸出頻率計(jì)算算法、主芯片和時(shí)鐘芯片的驅(qū)動(dòng)程序等功能模塊。
　?。?）提出了多速率綜合誤碼測(cè)試平臺(tái)的測(cè)試方案，介紹了調(diào)試過程與結(jié)果。并按照測(cè)試方案對(duì)誤碼測(cè)試平臺(tái)進(jìn)行了指標(biāo)的系統(tǒng)性測(cè)試。分析和解決測(cè)試過程中出現(xiàn)的問題，并通過與實(shí)際的產(chǎn)品對(duì)比評(píng)估了測(cè)試平臺(tái)的