軟硬件協(xié)同仿真平臺關鍵技術的研究與實現(xiàn).pdf

1、從晶體管的出現(xiàn)到高集成度SoC芯片的快速發(fā)展，半導體行業(yè)有著極其輝煌的發(fā)展歷史。同時隨著集成電路的設計規(guī)模越來越大，SoC設計技術帶來的超大規(guī)模邏輯單元使得驗證所花費的時間占整個設計流程的70％以上。而傳統(tǒng)的RTL仿真軟件，如VCS，NC Verilog等，沒有辦法在合理的時間內(nèi)完全覆蓋整個驗證過程。在此基礎上，工業(yè)界采用了FPGA原型驗證技術作為IC設計驗證工作的補充。但是，F(xiàn)PGA原型驗證技術的弱可視性限制了該技術在SoC設計中的使

2、用范圍。為此學術界于2007年提出了SCE-MI2.0協(xié)議，旨在利用硬件的速度優(yōu)勢和軟件數(shù)據(jù)處理功能的多樣化來優(yōu)化整個仿真的速度。但是目前業(yè)界還沒有可靠且低成本的解決方案，本文利用流接口PIPE，結合NoC互連技術，提出了一種全新的軟硬件協(xié)同仿真硬件架構?；谶@一架構，可以獲得相比于傳統(tǒng)RTL仿真工具1000倍以上的仿真速度，成功解決了仿真效率低的問題。
　　本文首先通過分析上述瓶頸問題引出了軟硬件協(xié)同仿真的概念，并詳細介紹了基于

3、SCE-MI協(xié)議的軟硬件協(xié)同仿真平臺的設計方案:軟件側產(chǎn)生測試激勵并通過物理通道傳輸給硬件側，然后硬件側將得到的仿真數(shù)據(jù)通過物理通道回傳至軟件側，最后由軟件側對仿真數(shù)據(jù)進行處理并生成波形文件。
　　本文主要討論并設計實現(xiàn)了軟硬件協(xié)同仿真平臺中的軟件側SCE-MI接口、硬件側SCE-MI接口、交易器和仿真數(shù)據(jù)回讀功能功能模塊，并在硬件結構中應用NoC互連網(wǎng)絡。軟件側SCE-MI接口一方面負責測試激勵的生成、處理以及向下發(fā)送，另一方面

4、負責仿真數(shù)據(jù)的接收和處理;硬件側SCE-MI接口主要負責接收處理測試激勵并通過NoC連接網(wǎng)絡發(fā)送至相應的交易器，以及將從特定的交易器中獲取的仿真數(shù)據(jù)發(fā)送至軟件側;交易器一方面將從硬件側SCE-MI接口接收的測試激勵傳輸至DUT相應的端口，另一方面將接收的仿真數(shù)據(jù)通過NoC連接網(wǎng)絡傳輸至硬件側SCE-MI接口;仿真數(shù)據(jù)回讀功能功能模塊主要負責仿真數(shù)據(jù)的獲取并將其傳輸給交易器。
　　最后，本文將軟件側SCE-MI接口、硬件側SCE-M