TG FinFETs電學(xué)特性與器件仿真的研究.pdf

1、暨南大學(xué)碩士學(xué)位論文暨南大學(xué)碩士學(xué)位論文題名（中英對(duì)照）：TGFinFETs電學(xué)特性與器件仿真的研究電學(xué)特性與器件仿真的研究TheresearchofelectronicacteristicsdevicesimulationinTGFinFETs作者姓名：王慧指導(dǎo)教師姓名及學(xué)位、職稱：鄧婉玲副教授學(xué)科、專業(yè)名稱：電子與通信工程學(xué)位類型：專業(yè)學(xué)位論文提交日期：2016年月日論文答辯日期：2016年6月7日答辯委員會(huì)主席：姚若河（教授）華南

2、理工大學(xué)論文評(píng)閱人：學(xué)位授予單位和日期：暨南大學(xué)研究生碩士論文摘要近年來(lái)，電子技術(shù)的革新不斷推動(dòng)著超大規(guī)模集成電路（VLSI）產(chǎn)業(yè)迅猛發(fā)展，但隨著等比例尺寸的不斷縮小，傳統(tǒng)的平面MOSFET器件的電學(xué)性能逐漸接近物理極限。由此引發(fā)的不僅僅是增加技術(shù)的難度，還導(dǎo)致了許多小尺寸器件中出現(xiàn)的非理想二次效應(yīng)，尤其是不可控的短溝道效應(yīng)（ShtChannelEffects，SCEs），如漏致勢(shì)壘降低（DrainInducedBarrierLower

3、ingDIBL）、亞閾值斜率（SubthresholdSlope，SS）退化和閾值電壓滾降，最終導(dǎo)致器件電學(xué)性能下降。針對(duì)以上存在的問(wèn)題，為了改善器件性能使之符合半導(dǎo)體國(guó)際技術(shù)發(fā)展路線圖，抑制SCEs，改善SS的退化和DIBL效應(yīng)，三柵鰭式場(chǎng)效應(yīng)晶體管（TripleGateFinFieldEffectTransists，TGFinFETs）作為納米尺寸下的互補(bǔ)型金屬氧化物半導(dǎo)體（ComplementaryMetalOxideSemico

4、nduct，CMOS）結(jié)構(gòu)上的一項(xiàng)創(chuàng)新，已成為有效解決SCEs問(wèn)題的器件。本論文考慮了SCEs，針對(duì)未摻雜或輕摻雜的短溝道體硅TGFinFETs器件，首先從理論上分析器件幾何結(jié)構(gòu)參數(shù)的變化對(duì)TGFinFETs器件基本電學(xué)特性中的源漏電流（dsI）、閾值電壓（thV），以及因SCEs而引起的閾值電壓滾降量（thV?）、SS和DIBL的影響。其中幾何結(jié)構(gòu)參數(shù)主要包括柵氧化層厚度、溝道長(zhǎng)度、鰭的寬度和鰭的高度。基于以上的理論分析，再利用半導(dǎo)體

5、工藝模擬以及器件模擬工具(TechnologyComputerAidedDesign，TCAD)對(duì)該器件進(jìn)行工藝和器件兩方面的仿真。首先進(jìn)行TGFinFETs的工藝仿真，仿真得到器件的幾何結(jié)構(gòu)圖；然后進(jìn)行器件仿真，考慮了SCEs。仿真過(guò)程中，通過(guò)一、二和三維顯示工具隨時(shí)顯示仿真的結(jié)果。其中一維的轉(zhuǎn)移和輸出特性曲線，可以分析器件的基本電學(xué)特性；dsI、thV、thV?、SS、DIBL隨幾何結(jié)構(gòu)參數(shù)變化的曲線，可作為日后設(shè)計(jì)器件幾何結(jié)構(gòu)尺寸

6、的參考；二、三維的器件仿真結(jié)構(gòu)圖，用來(lái)查看物理參數(shù)信息，進(jìn)而分析其中的電場(chǎng)分布。為了進(jìn)一步驗(yàn)證數(shù)值仿真結(jié)果的準(zhǔn)確性和有效性，本文通過(guò)與解析模型計(jì)算得到的解析解、實(shí)驗(yàn)測(cè)量的數(shù)據(jù)進(jìn)行對(duì)比性地?cái)M合仿真，并進(jìn)行誤差分析。仿真結(jié)果表現(xiàn)出較好的擬合效果，很好地驗(yàn)證了仿真的準(zhǔn)確性正確性。綜上所述，本文利用TCAD對(duì)TGFinFETs器件進(jìn)行數(shù)值仿真，實(shí)現(xiàn)該器件的性能最優(yōu)化。數(shù)值仿真結(jié)果對(duì)于該器件的初學(xué)者具有較好的指導(dǎo)意義，對(duì)于集成電路設(shè)計(jì)工作者來(lái)說(shuō)具