基于FPGA的CMAC可重用IP模塊研究.pdf

1、神經(jīng)網(wǎng)絡(luò)和神經(jīng)網(wǎng)絡(luò)控制器一般具有以下特點(diǎn)：一是實(shí)時(shí)信息處理量遠(yuǎn)大于控制量，二是信息流多具有實(shí)時(shí)并行性?，F(xiàn)行的馮.諾伊曼結(jié)構(gòu)計(jì)算機(jī)屬于串行時(shí)序機(jī)，本質(zhì)上講，并非是實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)和神經(jīng)網(wǎng)絡(luò)控制器的理想選擇。隨著FPGA技術(shù)的發(fā)展以及高密度、大容量FPGA器件的出現(xiàn)，在FPGA上硬件實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)以及神經(jīng)網(wǎng)絡(luò)控制器的研究得到廣泛開展。而CPLD因其固有的價(jià)格優(yōu)勢、保密性好等特點(diǎn)使得它在工業(yè)控制領(lǐng)域得到廣泛應(yīng)用。 本文重點(diǎn)研究CMAC神經(jīng)網(wǎng)

2、絡(luò)可重用IP模塊、CMAC-PID神經(jīng)網(wǎng)絡(luò)控制器的FPGA實(shí)現(xiàn)方法以及基于不同平臺的CMAC-PID控制器測試方法。另外，結(jié)合研究室的實(shí)際項(xiàng)目，研究LCD控制器的CPLD實(shí)現(xiàn)技術(shù)。 首先，研究直接地址映射CMAC神經(jīng)網(wǎng)絡(luò)的FPGA實(shí)現(xiàn)方法。通過綜合分析直接地址映射CMAC神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)和算法，基于Altera公司的FPGA芯片，完成了CMAC神經(jīng)網(wǎng)絡(luò)的可重用IP模塊設(shè)計(jì)。然后，研究CMAC-PID控制器的FPGA實(shí)現(xiàn)方法。借助M

3、ATLAB平臺，針對特定被控對象，通過調(diào)用CMAC神經(jīng)網(wǎng)絡(luò)模塊，完成了CMAC-PID控制器的IP核設(shè)計(jì)。最后，研究CMAC-PID控制器的測試方法。通過分析智能控制器的測試方法及特點(diǎn)，提出了新的基于不同仿真平臺的智能控制器閉環(huán)測試方法，并給出仿真結(jié)果。研究表明：FPGA固有的并行處理能力，是實(shí)現(xiàn)CMAC神經(jīng)網(wǎng)絡(luò)的較好載體?；贔PGA構(gòu)建CMAC-P1D控制器具有設(shè)計(jì)靈活、能在線調(diào)整、可靠性高，開發(fā)周期短等優(yōu)點(diǎn)。采用閉環(huán)測試方法能有效