基于ADMM-PD的譯碼算法及并行化研究.pdf

1、低密度奇偶檢驗(yàn)（Low-Density Parity Check，LDPC）碼在信道編碼中具有很高的可靠性，可以利用線性規(guī)劃(Linear Programming，LP)譯碼算法實(shí)現(xiàn)譯碼任務(wù)。但是，當(dāng)信噪比(Signal-Noise Ratio，SNR)較低情況下，LP算法很難發(fā)揮較好的譯碼效果?；诮惶娣较虺俗臃?Alternating Direction Method of Multipliers，ADMM)的并行譯碼(Penali

2、zed Decoder,PD)算法雖然能有效地彌補(bǔ)LP算法的譯碼性能不足問(wèn)題，但是其譯碼效率不高。因此，考慮設(shè)計(jì)實(shí)現(xiàn)PD算法的并行化方案以提升譯碼速度是本文的主要研究工作。
　　圖形處理器(Graphic Processing Unit，GPU)不僅在浮點(diǎn)運(yùn)算和內(nèi)存帶寬方面有著巨大的優(yōu)勢(shì)，同時(shí)NVIDIA公司推出的計(jì)算統(tǒng)一設(shè)備架構(gòu)(Compute Unified Device Architecture，CUDA)模型極大推動(dòng)了GP

3、U高度并行化的應(yīng)用。因此，考慮結(jié)合GPU平臺(tái)設(shè)計(jì)ADMM-PD算法的并行化譯碼過(guò)程不僅可以保證極高的譯碼速率，而且適用于規(guī)則LDPC碼和非規(guī)則LDPC碼。本文的主要工作概括如下:
　　1.設(shè)計(jì)了針對(duì)圖形處理器(GPU)的變量節(jié)點(diǎn)迭代更新和校驗(yàn)節(jié)點(diǎn)迭代更新算法，且在GPU平臺(tái)上實(shí)現(xiàn)ADMM-PD算法。該方案可同時(shí)適用于規(guī)則碼與非規(guī)則碼。
　　2.詳細(xì)劃分了GPU平臺(tái)下的算法并行化譯碼結(jié)構(gòu)，并根據(jù)CUDA模型進(jìn)行算法編譯。實(shí)驗(yàn)分