基于FPGA的高速數(shù)據(jù)采集卡的設(shè)計(jì).pdf

1、在北斗導(dǎo)航系統(tǒng)中，基于軟件無線電思想設(shè)計(jì)的軟件導(dǎo)航接收機(jī)包括硬件前端、中頻信號(hào)處理、導(dǎo)航解算。經(jīng)大氣傳播的導(dǎo)航衛(wèi)星信號(hào)到達(dá)接收機(jī)天線，由射頻前端對(duì)它進(jìn)行放大、下變頻、濾波、采樣、量化處理后，得到數(shù)字中頻信號(hào)。當(dāng)導(dǎo)航衛(wèi)星信號(hào)經(jīng)過下變頻、濾波之后，再對(duì)其進(jìn)行采樣、量化，得到一個(gè)高速的數(shù)字信號(hào)，為了便于采集導(dǎo)航中頻信號(hào)以作為基帶處理芯片的輸入，需要一個(gè)高速的數(shù)據(jù)采集卡完成數(shù)據(jù)的采集工作。因此，一個(gè)高速的數(shù)字信號(hào)存儲(chǔ)模塊就是完成導(dǎo)航中頻信號(hào)采集

2、必不可少的一部分。
　　本文利用緩存、串并轉(zhuǎn)換實(shí)現(xiàn)數(shù)據(jù)降速，然后采用低速設(shè)備完成高速數(shù)據(jù)的存儲(chǔ)工作。整體分為兩個(gè)模塊，數(shù)據(jù)分流存儲(chǔ)模塊和數(shù)據(jù)整合模塊。數(shù)據(jù)分流存儲(chǔ)模塊是通過借助緩存實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ);數(shù)據(jù)整合模塊是將在數(shù)據(jù)存儲(chǔ)時(shí)打亂的數(shù)據(jù)整合到一起。
　　固態(tài)硬盤的成本比較高，所以論文選擇用SD卡作為數(shù)據(jù)存儲(chǔ)單元。SD卡作為一種基于半導(dǎo)體快閃存儲(chǔ)器的新一代存儲(chǔ)設(shè)備，被廣泛應(yīng)用于便攜式設(shè)備之中。但是由于SD卡的存儲(chǔ)速度達(dá)不到使用要

3、求，因此本文設(shè)計(jì)了以下方案來完成數(shù)據(jù)的存儲(chǔ)工作。論文通過串并轉(zhuǎn)換的方式以完成利用低速設(shè)備存儲(chǔ)高速數(shù)據(jù)工作，具有非常好的便攜性。本論文通過借助緩存降低數(shù)據(jù)速度:首先利用乒乓操作對(duì)一組高速串行的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換，實(shí)現(xiàn)降速功能。然后進(jìn)行多路數(shù)據(jù)的存儲(chǔ)。本論文選用4bit-SD總線模式實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)過程，即將降速后的數(shù)據(jù)存儲(chǔ)到多個(gè)SD卡中。在數(shù)據(jù)降速過程中，一路串行數(shù)據(jù)被分成了多路并行數(shù)據(jù)，原來數(shù)據(jù)的排列方式被打亂，后期需要將數(shù)據(jù)恢復(fù)成原來

4、的排列方式，將多路數(shù)據(jù)整合成最初一路串行數(shù)據(jù):依次從多個(gè)卡中讀取數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換，最終得到一路串行的數(shù)據(jù)，然后以較低的速度存儲(chǔ)到一個(gè)卡中，完成數(shù)據(jù)的存儲(chǔ)和整合過程。后期的并串轉(zhuǎn)換是在數(shù)據(jù)采集完成后，因而有充足的時(shí)間進(jìn)行數(shù)據(jù)的多路合并，對(duì)合并后的數(shù)據(jù)速率要求也較低。
　　本文的設(shè)計(jì)使用verilog HDL編寫了RTL級(jí)代碼，選用Mentor Graphics公司的Modelsim10.0作為仿真工具，進(jìn)行功能仿真。在硬件驗(yàn)