[工學(xué)]5-電阻、電容、mos管

1、第5章 電阻、電容、MOS管,主講教師：任建,5.1電阻,Ppm/℃=10-6/℃Parts Per million per degree C一.溫度系數(shù),電阻的一階溫度系數(shù)電阻的溫度特性：SPICE還采用二階部分模擬電阻的溫度特性：在手算時(shí)，我們假設(shè)TCR2為0。,例5-1 利用表4-1中的值，試估算在0℃到100℃的變化范圍內(nèi)長(zhǎng)為100、寬為5的N阱電阻的最小值和最大值。用SPICE驗(yàn)證手算的結(jié)果。 N阱方塊電阻

2、的阻值約為500Ω/方塊（27 ℃ 條件下）。本例中電阻（20方塊）在27 ℃下的值為10kΩ。溫度系數(shù)為2400ppm/ （=0.0024）。于是可得： Rmin=10000·〔1+0.0024·（0-27）〕=9.35k Ω Rmax=10000·〔1+0.0024·（100-27）〕=11.75k Ω,SPICE仿真和網(wǎng)表如圖：,二.溫度系數(shù)的極性,電子或空穴的遷移率：,電阻系數(shù)取決

3、于自由載流子的數(shù)目：,正溫度系數(shù)：電阻值隨著溫度的升高而增加(因?yàn)檫w移率的下降的速度比載流子濃度增加的速度要快)負(fù)溫度系數(shù)：電阻值隨著溫度的升高而減小(因?yàn)檩d流子濃度隨溫度增加的速度更快),三.電壓系數(shù),電阻的電壓系數(shù)：電阻和電壓之間的函數(shù)關(guān)系為：R(V0)是指在V0電壓下電阻的值。對(duì)N阱電阻而言，VCR1的典型值是8000ppm/V,例5-2 試估算所施加的平均電壓值為0V、5V和10V情況下N阱電阻的平均電阻值，該電

4、阻在27℃是的典型值為50kΩ。R(0)=10000·(1+0.008 ·0)=10kΩR(5)=10000·(1+0.008 ·5)=10.4kΩR(10)=10000·(1+0.008 ·10)=10.8kΩ,例5-3對(duì)圖5-3中所示電路的Vout因VCR而發(fā)生的變化和因TCR而發(fā)生的變化進(jìn)行比較。對(duì)于溫度控制，有：對(duì)電壓控制，有：,?分壓器性能與溫度無

5、關(guān),四.采用單位元件,單位電阻單元的版圖,如果要在較大溫度范圍內(nèi)精確設(shè)計(jì)電路，通常我們會(huì)繪制一個(gè)具有一定歸一化阻值的單位電阻,4/5分壓器的版圖,優(yōu)點(diǎn)：采用單位單元版圖技巧可以消除版圖中由拐角帶來的誤差和采用折疊形狀帶來的周長(zhǎng)的不一致。同時(shí)電阻值的計(jì)算也邊度不那么重要了。,五.保護(hù)環(huán),所有精確電路都會(huì)受到襯底噪聲的影響。襯底噪聲：是由于臨近的電路部分互相之間注入電流引起的。減少襯底噪聲的最簡(jiǎn)單的方法就是在兩部分電路之間放置P+注入。

6、襯底接觸將除去注入載流子，并能理想地使襯底電位保持在一個(gè)固定的值。由于注入畫成了環(huán)形，所以通常將它們稱作保護(hù)環(huán)（Guard Ring）。,六.叉指版圖,兩個(gè)不同電阻之間的匹配特性可通過采用下圖所示的版圖設(shè)計(jì)來改善。這類電阻被稱之為叉指電阻。,叉指電阻的版圖,七.共質(zhì)心版圖,共質(zhì)心（相同的中心）版圖有助于改善兩個(gè)電阻之間的匹配特性（代價(jià)是兩個(gè)元件之間的寄生情況不平均）。,共質(zhì)心版圖,4個(gè)匹配電阻（或元件的共質(zhì)心版圖）,例5-4假設(shè)“

7、叉指版圖和共質(zhì)心版圖”左側(cè)的單位電阻A的歸一化阻值為5kΩ。如果方塊電阻沿版圖從左至右成現(xiàn)行變化，最終的電阻值是5.07kΩ，將差值版圖與共質(zhì)心版圖進(jìn)行比較。由于版圖中方塊電阻的阻值變化是線性的，那么第二個(gè)電阻阻值為5.01kΩ，第三個(gè)電阻為5.02kΩ，依次類推。,電阻A的阻值為：RA=5.0+5.02+5.04+5.06=20.12kΩ電阻B的阻值為：RB=5.01+5.03+5.05+5.07=20.16kΩ

8、而對(duì)于共質(zhì)心版圖，電阻A的阻值為：RA=5.0+5.03+5.04+5.07=20.14kΩ電阻B的阻值為：RB=5.01+5.02+5.05+5.06=20.14kΩ,八.陪元件,在光刻膠下方的邊緣處，外側(cè)單位單元和內(nèi)側(cè)單位單元最終的擴(kuò)散程度是不一樣的。這一差別就導(dǎo)致了單位電阻之間的不匹配。為了彌補(bǔ)這一影響，可以在叉指版圖或共質(zhì)心版圖中添加陪元件。,九.多晶硅電阻,1.電阻版圖繪制經(jīng)驗(yàn)由于多晶硅制作在FOX頂部，相對(duì)于其它制

9、作在體區(qū)中的電阻具有更好的匹配特性、溫度特性、電壓系數(shù)等電阻的寬度和長(zhǎng)度至少分別為工藝最小特征尺寸的10倍和100倍電阻的自加熱主要是因?yàn)殡娮柚械碾娏髅芏炔煌?，因此相同阻值的電阻大面積比小面積更容易散熱大線寬和長(zhǎng)度并帶有大量金屬孔的電阻可以減小金屬/阻性材料間接觸電阻,2.電導(dǎo)調(diào)制效應(yīng)及其避免措施阻性材料上布設(shè)金屬層會(huì)引起電導(dǎo)調(diào)制效應(yīng)及當(dāng)金屬電勢(shì)高于下層電阻電勢(shì)時(shí)，電子被吸引到電阻表面，引起局部電阻率下降。避免措施：避免在電

10、阻上方布設(shè)金屬； 增加電阻與金屬線間的距離； 插入接地的屏蔽層。,3.電阻匹配,共質(zhì)心結(jié)構(gòu)增強(qiáng)工藝匹配度連線電阻阻值相等，避免工藝梯度的影響,在CMOS工藝中，可能會(huì)另外再采用一層多晶硅層，把它稱作poly2，利用它形成電容poly-poly電容、形成MOS管，或是制作浮柵器件。,5.2電容,一.poly-poly電容版圖,兩層poly之間的硅氧

11、化物介質(zhì)層的厚度大致與MOS管中柵氧（GOX）的厚度tox一樣,單位面積氧化物的電容：式中 ，SiO2的相對(duì)介電常數(shù)εr=3.97，poly1和poly2交疊面積A，用下式表示：如果包含比例因子，可將該式寫成：,如果在50nm工藝中，用交疊面積為10×20的poly1和poly2構(gòu)成poly-poly電容的值為：C=COX=25fF/μ

12、m2·200·（0.005 μ m）2,二.寄生器件,poly-poly電容相關(guān)的寄生器件中最重要的是poly1到襯底的電容-底板寄生電容,離襯底最近的平板（底板）,三.溫度系數(shù),電容的一階溫度系數(shù)TCC可表示為：poly-poly電容的TCC典型值為20ppm/℃電容與溫度之間的函數(shù)關(guān)系為：,四.電壓系數(shù),電容的電壓系數(shù)可表示為：poly-poly電容的電壓系數(shù)約為10ppm/V。電容與電壓的函數(shù)系

13、數(shù)為：,五.金屬電容,1.metal1-metal2電容若版圖面積很大，則平板電容占主導(dǎo)地位metal1與襯底之間的寄生電容最大可達(dá)80%~100%。降低速度，增大功耗面積大也是設(shè)計(jì)約束,2.metal1-metal4平板電容,C=C12+C23+C34平板電容與metal1-metal2電容相比，面積減少1/3由于金屬厚度不同，每?jī)蓪娱g的電容不同電容絕對(duì)值不重要，重要的是比值,3.邊緣電容,metal1采用了最小線

14、寬和間距（100nm），此時(shí)邊緣 電容占主導(dǎo)地位。電場(chǎng)將終止于臨近的金屬，所以底板寄生電容貢獻(xiàn)比平板電容貢獻(xiàn)小,4.via電容,通孔之間邊緣電容是主導(dǎo)電容，有時(shí)稱橫向電容可采用增加通孔和金屬層來增大電容值，但變化是非線性的金屬層數(shù)越高，最小間距和線寬就越大,5.寄生電容,為避免噪聲耦合，進(jìn)入被電容占據(jù)的較大面積，通常在電容上方加入接地層屏蔽噪聲較大的信號(hào),5.3MOS管,一.橫向擴(kuò)散有效長(zhǎng)度Leffective：

15、 Leffective=Ldrawn-2Ldiff橫向擴(kuò)散長(zhǎng)度Ldiff為使橫向擴(kuò)散最小化，通常會(huì)在輕注入之后、源/漏重注入之前在poly附近淀積上一層間隔物。這種結(jié)構(gòu)被稱之為輕摻雜漏（Lightly Doped Drain，LDD）,二.氧化物侵蝕,MOS管在寬度方面也存在缺陷，當(dāng)定義有源區(qū)時(shí)，active掩膜層不能精確地繪出FOX的圖形。氧化物可能會(huì)侵入有源區(qū)（稱作氧化物侵蝕）,三.漏/源耗盡電容,漏/源結(jié)（耗盡

16、）電容，可用SPICE參數(shù)表示成：,四.漏/源寄生電阻,有源區(qū)的長(zhǎng)度給MOS管增加了一個(gè)串聯(lián)的寄生電阻。這個(gè)電阻由源/漏當(dāng)中的方塊數(shù)（NRD/NSD）決定。假設(shè)延伸出去的有源區(qū)出現(xiàn)在MOS管的源這一端，對(duì)上圖的這個(gè)方塊數(shù)的估算為：,對(duì)于MOS管的另外一側(cè)（漏），長(zhǎng)度比寬度要小，于是NRD設(shè)為零。右圖中MOS管的源或漏的串聯(lián)電阻可采用下面的公式：,例5-5 對(duì)于如圖所示的MOS管版圖，在無比例因子或比例因子為50nm