2023年全國(guó)碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩22頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、<p>  數(shù)字電子技術(shù)EDA課程設(shè)計(jì)報(bào)告</p><p>  姓名: </p><p>  學(xué)號(hào): </p><p>  專業(yè)班級(jí): 電氣工程及其自動(dòng)化三班

2、 </p><p>  指導(dǎo)教師:   </p><p><b>  2015年6月4日</b></p><p><b>  目錄</b></p><p><b>  一、實(shí)驗(yàn)任務(wù)1&l

3、t;/b></p><p><b>  二、實(shí)驗(yàn)?zāi)康?</b></p><p><b>  三、關(guān)鍵詞2</b></p><p><b>  四、內(nèi)容摘要2</b></p><p><b>  五、總體方案3</b></p>&

4、lt;p>  六、功能模塊設(shè)計(jì)4</p><p><b>  60進(jìn)制計(jì)數(shù)器4</b></p><p><b>  24進(jìn)制計(jì)數(shù)器6</b></p><p>  秒、分、小時(shí)基本功能電子時(shí)鐘8</p><p><b>  校時(shí)校分模塊10</b></p&g

5、t;<p><b>  整點(diǎn)報(bào)時(shí)模塊11</b></p><p><b>  時(shí)段控制模塊13</b></p><p>  頂級(jí)模塊(附加校時(shí)校分、整點(diǎn)報(bào)時(shí)、時(shí)段控制)14</p><p><b>  其他模塊16</b></p><p>  七、選用芯片

6、型號(hào)和定義芯片管腳號(hào)19</p><p>  八、 課程設(shè)計(jì)中遇到問題和解決方法19</p><p>  九、《課程設(shè)計(jì)》項(xiàng)目中問題討論20</p><p>  十、 《課程設(shè)計(jì)》項(xiàng)目的特點(diǎn)和實(shí)用性21</p><p>  十一、課程設(shè)計(jì)項(xiàng)目完成的最終結(jié)論21</p><p>  十二、 心得體會(huì)21<

7、;/p><p>  十三、 參閱教材及文獻(xiàn)21</p><p><b>  實(shí)現(xiàn)多功能數(shù)字鐘</b></p><p><b>  一、實(shí)驗(yàn)任務(wù)</b></p><p><b> ?。ㄒ唬┰O(shè)計(jì)要求:</b></p><p>  1、設(shè)計(jì)簡(jiǎn)易數(shù)字鐘,即小時(shí)計(jì)數(shù)

8、器為8421BCD碼24進(jìn)制 ;分和秒計(jì)數(shù)器為8421BCD碼60進(jìn)制計(jì)數(shù)器;</p><p>  2、設(shè)計(jì)校〝時(shí)〞和校〝分〞模塊;</p><p>  3、設(shè)計(jì)整點(diǎn)報(bào)時(shí)模塊; </p><p>  4、設(shè)計(jì)時(shí)段控制模塊;</p><p>  5、學(xué)生自行開發(fā)設(shè)計(jì)模塊選項(xiàng)一;</p><p>  6、學(xué)生自行開發(fā)設(shè)計(jì)模

9、塊選項(xiàng)二。</p><p>  設(shè)系統(tǒng)示意框圖如下圖所示:</p><p> ?。ǘ┦褂玫能浖坝布?lt;/p><p>  1、quartus9.1和quartus11軟件</p><p>  2、FPGA實(shí)驗(yàn)開發(fā)裝置</p><p><b>  二、實(shí)驗(yàn)?zāi)康?lt;/b></p>&l

10、t;p>  ⒈ 課程設(shè)計(jì)是一實(shí)踐教學(xué)環(huán)節(jié),是針對(duì)《數(shù)字電子技術(shù)》課程的要求,結(jié)合實(shí)踐對(duì)學(xué)生進(jìn)行綜合設(shè)計(jì)性訓(xùn)練,在自學(xué)和實(shí)踐訓(xùn)練中培養(yǎng)學(xué)生理論聯(lián)系實(shí)踐,獨(dú)立地解決實(shí)際問題;與此同時(shí)熟悉和了解現(xiàn)代EDA技術(shù) 。為后續(xù)課程學(xué)習(xí)和工作打下實(shí)踐基礎(chǔ)。</p><p> ?、?通過課程設(shè)計(jì)是使學(xué)生熟悉和了解可編程專用邏輯電路的設(shè)計(jì)、開發(fā)流程,熟悉和了解現(xiàn)代EDA設(shè)計(jì)工具 QuartusⅡ,初步掌握Verilog HDL

11、語言的編程方法,掌握數(shù)字電子系統(tǒng)層次化的設(shè)計(jì)方法。</p><p> ?、?提高學(xué)生應(yīng)用計(jì)算機(jī)技術(shù)進(jìn)行小型數(shù)字系統(tǒng)的設(shè)計(jì)和輔助分析的能力;</p><p>  ⒋ 學(xué)習(xí)書寫課程設(shè)計(jì)報(bào)告 ;</p><p> ?、?學(xué)會(huì)理論聯(lián)系實(shí)踐會(huì)做事;培養(yǎng)認(rèn)真、規(guī)范和嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng) !</p><p><b>  三、關(guān)鍵詞</b>&

12、lt;/p><p>  數(shù)字鐘,校時(shí)校分,時(shí)段控制,整點(diǎn)報(bào)時(shí),分段控制,原理圖,</p><p>  Verilog語言,仿真,quartus9.1,quartus11,F(xiàn)PGA </p><p><b>  四、內(nèi)容摘要</b></p><p>  數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。它的計(jì)時(shí)周期是24小時(shí)

13、,由于計(jì)數(shù)器的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間(如北京時(shí)間)一致所以采用校準(zhǔn)功能和報(bào)時(shí)功能。 </p><p>  數(shù)字鐘電路主要由譯碼顯示器、校準(zhǔn)電路、報(bào)時(shí)電路、時(shí)計(jì)數(shù)、分計(jì)數(shù)、秒計(jì)數(shù)器,振蕩電路和單次脈沖產(chǎn)生電路組成。其中電路系統(tǒng)由秒信號(hào)發(fā)生器、“時(shí)”、“分”、“秒”計(jì)數(shù)器、譯碼器及顯示器、校準(zhǔn)電路、整點(diǎn)報(bào)時(shí)電路組成。秒信號(hào)產(chǎn)生器是整個(gè)系統(tǒng)的時(shí)基信號(hào),它直接決定計(jì)時(shí)系統(tǒng)的精度,一般用石英晶體振蕩器加分頻器來

14、實(shí)現(xiàn),將標(biāo)準(zhǔn)秒信號(hào)送入“秒計(jì)數(shù)器”,“秒計(jì)數(shù)器”采用60進(jìn)制計(jì)數(shù)器,每累計(jì)60秒發(fā)出一個(gè)“分脈沖”信號(hào),該信號(hào)將作為“分計(jì)數(shù)器”的時(shí)鐘脈沖?!胺钟?jì)數(shù)器”也采用60進(jìn)制計(jì)數(shù)器,每累計(jì)60分鐘,發(fā)出一個(gè)時(shí)脈沖信號(hào),該信號(hào)將被送到時(shí)計(jì)數(shù)器。時(shí)計(jì)數(shù)器采用24進(jìn)制計(jì)時(shí)器,可實(shí)現(xiàn)對(duì)一天24小時(shí)的計(jì)時(shí)。譯碼顯示電路將“時(shí)”、“分”、“秒”計(jì)數(shù)器的輸出狀態(tài)通過顯示驅(qū)動(dòng)電路,七段顯示譯碼器譯碼,在經(jīng)過六位LED七段顯示器顯示出來。整點(diǎn)報(bào)時(shí)電路時(shí)根據(jù)計(jì)時(shí)系

15、統(tǒng)的輸出狀態(tài)產(chǎn)生一個(gè)脈沖信號(hào),然后去觸發(fā)一音頻發(fā)生器實(shí)現(xiàn)低、高音報(bào)時(shí)。校準(zhǔn)電路時(shí)用來對(duì)“時(shí)”、“分”、“秒”顯示數(shù)字進(jìn)行校對(duì)調(diào)整的。</p><p>  基本核心模塊是數(shù)字鐘,進(jìn)而設(shè)計(jì)校時(shí)校分、整點(diǎn)報(bào)時(shí)和時(shí)段控制模塊,同時(shí)還可以加上其他研發(fā)模塊共同組成本次的課程設(shè)計(jì)。</p><p><b>  五、總體方案</b></p><p><b

16、>  六、功能模塊設(shè)計(jì)</b></p><p><b>  60進(jìn)制計(jì)數(shù)器</b></p><p>  S=60的8421BCD碼計(jì)數(shù)器參考模塊原理圖</p><p>  S=60的8421BCD碼計(jì)數(shù)器參考模塊Verilog語言</p><p>  S=60的8421BCD碼計(jì)數(shù)器的仿真波形</

17、p><p>  S=60的8421BCD碼計(jì)數(shù)器模塊原理圖打包圖</p><p>  分析:60進(jìn)制計(jì)數(shù)器是電子時(shí)鐘的秒計(jì)數(shù),由兩個(gè)74161和多個(gè)邏輯門組成,實(shí)現(xiàn)每一個(gè)時(shí)鐘信號(hào)上跳沿加一從0到59,清零并輸出一個(gè)進(jìn)位信號(hào)。</p><p><b>  24進(jìn)制計(jì)數(shù)器</b></p><p>  M=24的8421BCD碼計(jì)

18、數(shù)器模塊原理圖</p><p>  M=24的8421BCD碼計(jì)數(shù)器模塊Verilog語言</p><p>  M=24的8421BCD碼計(jì)數(shù)器的仿真波形</p><p>  M=24的8421BCD碼計(jì)數(shù)器模塊原理圖打包圖</p><p>  分析:24進(jìn)制計(jì)數(shù)器是電子時(shí)鐘的時(shí)計(jì)數(shù)器,由兩個(gè)74161和多個(gè)邏輯門組成,實(shí)現(xiàn)每一個(gè)時(shí)鐘信號(hào)上跳

19、沿加一從0到23,清零。</p><p>  秒、分、小時(shí)基本功能電子時(shí)鐘</p><p>  秒、分和小時(shí)模塊的級(jí)聯(lián)原理圖</p><p>  秒、分和小時(shí)模塊的級(jí)聯(lián)仿真波形</p><p><b>  秒鐘進(jìn)位</b></p><p><b>  分鐘進(jìn)位</b><

20、/p><p><b>  小時(shí)進(jìn)位清零</b></p><p>  秒、分和小時(shí)模塊的級(jí)聯(lián)文件的打包圖</p><p><b>  分析:</b></p><p>  簡(jiǎn)易數(shù)字電子鐘由兩個(gè)60進(jìn)制的模塊和一個(gè)24進(jìn)制的模塊級(jí)聯(lián)構(gòu)成,其核心元件是74161加一計(jì)時(shí)器,秒鐘隨著cps的上跳沿進(jìn)行加一功能,實(shí)

21、現(xiàn)秒鐘60進(jìn)位并秒鐘清零,分鐘60進(jìn)位并且分鐘清零,時(shí)鐘24進(jìn)位并且全部清零,初步實(shí)現(xiàn)了電子鐘的功能。</p><p><b>  校時(shí)校分模塊</b></p><p><b>  校時(shí)校分模塊原理圖</b></p><p>  校時(shí)校分模塊Verilog語言</p><p>  分析:本模塊核心元

22、器件是兩個(gè)21mux二選一數(shù)據(jù)選擇器,分別校時(shí)校分,當(dāng)SWH端輸入高電平時(shí),開始校時(shí),時(shí)鐘位開始隨著CP信號(hào)開始加一。當(dāng)SWM端輸入高電平時(shí),開始校分,分鐘位開始隨著CP信號(hào)開始加一。</p><p><b>  整點(diǎn)報(bào)時(shí)模塊</b></p><p><b>  整點(diǎn)報(bào)時(shí)模塊原理圖</b></p><p>  整點(diǎn)報(bào)時(shí)模塊

23、的Verilog語言</p><p>  分析:當(dāng)分鐘位到59,秒鐘位到51、53、55、57時(shí),輸出500HZ的信號(hào),秒鐘到59時(shí),輸出1KHZ的高頻信號(hào)。</p><p><b>  時(shí)段控制模塊</b></p><p><b>  時(shí)段控制原理圖</b></p><p>  分段控制模塊的Ve

24、rilog語言:</p><p>  分析:由兩個(gè)7485和邏輯門電路組成,實(shí)現(xiàn)早上6點(diǎn)整到晚上19點(diǎn)整,輸出Z信號(hào)為低電平,晚上19點(diǎn)整到早上6點(diǎn)整輸出的Z信號(hào)為高電平。</p><p>  頂級(jí)模塊(附加校時(shí)校分、整點(diǎn)報(bào)時(shí)、時(shí)段控制)</p><p><b>  頂級(jí)文件打包圖形</b></p><p><b&

25、gt;  校時(shí)校分仿真波形</b></p><p><b>  整點(diǎn)報(bào)時(shí)仿真波形</b></p><p><b>  時(shí)段控制仿真波形</b></p><p><b>  其他模塊</b></p><p>  分頻器模塊(div_zh01)</p>&

26、lt;p>  分析:分頻器模塊(div_zh01)達(dá)到的是將硬件發(fā)出的信號(hào)分頻成幾個(gè)不同頻率的功能。</p><p>  數(shù)碼管模塊(decode4_7)</p><p>  分析:數(shù)碼管模塊(decode4_7)達(dá)到的是將編程中產(chǎn)生的8421BCD碼轉(zhuǎn)換為7段位數(shù)碼管顯示器在硬件的功能。</p><p>  Verilog語言描述成的電子鐘模塊</p&

27、gt;<p><b>  文件打包</b></p><p><b>  整體電路</b></p><p><b>  開發(fā)板下載實(shí)現(xiàn)功能</b></p><p>  七、選用芯片型號(hào)和定義芯片管腳號(hào)</p><p>  課程設(shè)計(jì)中遇到問題和解決方法</p&g

28、t;<p>  數(shù)字電路課程設(shè)計(jì)一共持續(xù)了兩周,由于平時(shí)我們上理論課時(shí),任課老師朱如琪老師很認(rèn)真負(fù)責(zé),讓我們有做過相關(guān)的EDA仿真練習(xí),因此本次課設(shè)前期做起來并不是特別吃力,到后面引腳的定義和分頻器,數(shù)碼管模塊,由于平時(shí)沒有接觸,開始我們都摸不著頭腦,上網(wǎng)也找不到合適的模塊,不過后來老師有給我們相關(guān)模塊,并教會(huì)我們?nèi)绾问褂?,問題迎刃而解。等我們將模塊做完,管腳定義好之后,接下來就是就是將我們的原理圖與開發(fā)板相連了,這時(shí)候Q

29、uartus11的使用又成為當(dāng)時(shí)我們所面對(duì)的最大的難題了,好在應(yīng)用軟件都是人性化的,在參考了同學(xué)們的使用步驟后,老師的建議后,我很快學(xué)會(huì)了使用這個(gè)軟件,也完成了下載,在開發(fā)板上顯示了出來。</p><p>  九、《課程設(shè)計(jì)》項(xiàng)目中問題討論</p><p> ?、?在QuartusⅡ9.1上如何對(duì)已進(jìn)入文件夾內(nèi)的工程項(xiàng)目文件作編譯(分析與綜合)?</p><p> 

30、 新建一個(gè)vector waveform file,調(diào)出輸入信號(hào),點(diǎn)擊setting,將文件導(dǎo)入,generate functional simuration netlist,最后點(diǎn)擊,開始運(yùn)行,進(jìn)行仿真。</p><p>  ⑵ 如何對(duì)已建文件夾內(nèi)的工程項(xiàng)目低層模塊作仿真?</p><p>  雙擊單獨(dú)項(xiàng)目的打包文件,就能出現(xiàn)底層文件,這時(shí)候新建一個(gè)vector waveform fil

31、e,input simuratian時(shí)選擇底層文件,再進(jìn)行余下步驟。</p><p> ?、?如何對(duì)已編譯和仿真的低層模塊創(chuàng)建或定義一新的邏輯符號(hào)</p><p><b>  〝打包〞? </b></p><p><b>  點(diǎn)擊</b></p><p><b>  選擇</b>

32、;</p><p>  選擇creat symble files for current file,這樣就創(chuàng)建好了一個(gè)邏輯符號(hào)。</p><p> ?、?在QuartusⅡ11.1上 如何對(duì)已編譯通過的頂層工程圖形文件的芯片作</p><p><b>  管腳定義及下載?</b></p><p>  在quartus11

33、選擇指定目標(biāo)文件</p><p>  選擇芯片系列和型號(hào)(EP4CE115F29C7)</p><p>  分配引腳導(dǎo)入引腳文件</p><p><b>  選定引腳文件</b></p><p><b>  單擊開始編譯</b></p><p>  下載驗(yàn)證,將ED2-115

34、與PC連接好,裝好驅(qū)動(dòng),打開電源,單擊</p><p>  《課程設(shè)計(jì)》項(xiàng)目的特點(diǎn)和實(shí)用性</p><p>  課程設(shè)計(jì)將理論知識(shí)和實(shí)際相聯(lián)系起來,讓我們對(duì)數(shù)字電路這門課有了更深的認(rèn)識(shí),盡管知識(shí)做了一個(gè)建議的電子鐘,但是至少讓我們對(duì)平時(shí)日常生活中的一些小的電子設(shè)備的原理有了一些了解。</p><p>  十一、課程設(shè)計(jì)項(xiàng)目完成的最終結(jié)論</p><

35、;p>  我做的電子鐘,包括基本的時(shí)鐘模塊,校時(shí)校分模塊,整點(diǎn)報(bào)時(shí)模塊,以及時(shí)段控制模塊,將原理圖做好后定義引腳,下載,在開發(fā)板上顯示,這一系列步驟,鍛煉了我們的動(dòng)手能力。</p><p><b>  心得體會(huì)</b></p><p>  兩周的課程設(shè)計(jì),讓我受益匪淺,平時(shí)書本上生硬的知識(shí)在這一段時(shí)間變成了現(xiàn)實(shí),讓我們確切的體會(huì)到了數(shù)電在實(shí)際生活中的應(yīng)用,當(dāng)然也

36、讓我們明白了理論和實(shí)際也是有很大差距的,掌握了理論知識(shí)并不代表著在實(shí)際中也能處理,我們是工科專業(yè),動(dòng)手能力是一項(xiàng)很重要的技能,因此課程設(shè)計(jì)對(duì)我們是不可或缺的。就像數(shù)電朱老師說的那樣,學(xué)完這門課,我們不僅僅掌握了理論知識(shí),還能夠出去做事了。</p><p><b>  參閱教材及文獻(xiàn)</b></p><p>  康華光.電子技術(shù)基礎(chǔ)數(shù)字部分第六版[M ].北京:高等教育

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論