微機課程設計--循環(huán)彩燈控制器 數(shù)字鐘

1、<p><b>　　信息與電氣工程學院</b></p><p><b>　　《課程設計報告》</b></p><p>　　題 目： 循環(huán)彩燈控制器 數(shù)字鐘 </p><p>　　專 業(yè)： </p><p>　　班 級：

2、 </p><p>　　姓 名： </p><p>　　學 號： </p><p>　　指導教師： </p><p>　　2014年 1 月 4 日&

3、lt;/p><p><b>　　信息與電氣工程學院</b></p><p><b>　　課程設計任務書</b></p><p>　　20 —20 學年第 學期</p><p>　　專業(yè)： 學號： 姓名：

4、 </p><p>　　課程設計名稱： </p><p>　　設計題目： </p><p>　　完成期限：自 年 月 日至 年 月 日共 周</p><p>

5、　　設計依據(jù)、要求及主要內(nèi)容（可另加附頁）：</p><p>　　指導教師（簽字）： </p><p>　　批準日期： 年 月 日</p><p><b>　　目 錄</b></p><p><b>　　摘 要2</b><

6、/p><p><b>　　1、設計目的4</b></p><p>　　2、設計內(nèi)容和要求4</p><p><b>　　3、設計原理4</b></p><p>　　4、VHDL程序設計6</p><p>　　5、仿真與分析13</p><p>　

7、　6、課程設計總結16</p><p><b>　　7、參考文獻17</b></p><p><b>　　摘 要</b></p><p>　　1. 現(xiàn)在各大中城市商店都已普及彩燈裝飾，所彩燈控制技術的發(fā)展已成定局。 而部分小城市尚未普及，但隨著城市建設日益加快，象征著城市面貌的彩燈裝飾 行業(yè)也將加速發(fā)展，彩燈控制器的

8、普及也是毫無疑問的，所以未來彩燈控制器的 市場還是十分有潛力的。 彩燈的發(fā)展也在日新月異，特別是隨著我國科學技術的發(fā)展，彩燈藝術更是 花樣翻新，奇招頻出，傳統(tǒng)的制燈工藝和現(xiàn)代科學技術緊密結合，將電子、建筑、機械、遙控、聲學、光導纖維等新技術、新工藝用于彩燈的設計制作，把形、色、光、聲、動相結合，思想性、知識性、趣味性、藝術性相統(tǒng)一。本實驗利用VHDL語言對交通控制的邏輯功能進行描述，通過Quartus2和Cyclone芯片的強大功能使其

9、功能得到實現(xiàn)。經(jīng)過驗證，基本達到實驗目的，能夠滿足彩燈控制的需求。</p><p>　　2.隨著EDA技術的發(fā)展，EDA在通信、電子等領域占有十分重要的地位。本設計介紹了基于VHDL語言的數(shù)字鐘的設計。數(shù)字鐘的功能是對年、月、日、時、分、秒、星期，以及鬧鐘時、分的預置；在正常計數(shù)時的時、分與鬧鐘設定的時、分相同時，實現(xiàn)報時，同時以stop和pass鍵對鬧鐘進行停止及延遲響鈴的控制; 在整點的時候led燈閃爍一下。

10、其中，用set脈沖的不同實現(xiàn)對預置，正常計時，鬧鐘的控制。Set為1~12分別控制顯示年月日、預置年月日、時分秒、星期、顯示時分秒、預置鬧鐘時分、顯示鬧鐘預置的時分。預置時用up的高、低電平實現(xiàn)對各預置量的加、減控制。將1KHZ的時鐘進行分頻為1HZ，實現(xiàn)每次脈沖為1秒。經(jīng)仿真和驗證顯示，此數(shù)字鐘切實可行，可以實現(xiàn)顯示時間和鬧鐘的功能。</p><p><b>　　1、設計目的</b><

11、;/p><p>　　掌握VHDL程序設計方法</p><p>　　掌握利用可編程邏輯器件和EDA設計工具進行電子系統(tǒng)設計的方法。</p><p><b>　　2、設計內(nèi)容和要求</b></p><p>　　1）彩燈能夠自動循環(huán)點亮 2）彩燈循環(huán)顯示且頻率快慢可調（可選）。 3）該控制電路具有8路以上輸出</p

12、><p>　　在軟件工具平臺上，進行VHDL語言的各模塊編程輸入、編譯實現(xiàn)和仿真驗證。</p><p>　　用VHDL語言實現(xiàn)數(shù)字鐘的設計，要求設計實現(xiàn)一個具有帶預置數(shù)的數(shù)字鐘，具有顯示年月日時分秒的功能。用6個數(shù)碼管顯示時分秒，set按鈕產(chǎn)生第一個脈沖時，顯示切換年月日，第2個脈沖到來時可預置年份，第3個脈沖到來時可預置月份，依次第4、5、6、7個脈沖到來時分別可預置日期、時、分、秒，第 8

13、個脈沖到來后預置結束，正常工作，顯示的是時分秒。Up為高電平時，upclk有脈沖到達時，預置位加1。否則減1。</p><p><b>　　3、電路工作原理</b></p><p>　　設計一個循環(huán)彩燈控制器，該控制器控制紅、綠、黃三個發(fā)光管循環(huán)發(fā)亮。要求紅發(fā)光管亮2秒，綠發(fā)光管亮3秒，黃發(fā)光管亮1秒。</p><p><b>　　3

14、.1．1設計分析</b></p><p>　　實現(xiàn)循環(huán)彩燈控制的方案很多,不同的控制方案,其設計方法和思路也不一樣。設計一個循環(huán)彩燈控制器，該控制器控制紅、綠、黃三個發(fā)光管循環(huán)發(fā)亮。要求紅發(fā)光管亮2秒，綠發(fā)光管亮3秒，黃發(fā)光管亮1秒</p><p>　　由以上所述可以看出, 本設計的關鍵是要產(chǎn)生如圖2所示的時序關系。其中,led_r、led_g、led_y 分別表示紅燈、綠燈、

15、</p><p><b>　　黃燈的控制信號。</b></p><p>　　圖1循環(huán)彩燈控制器的時序圖</p><p>　　3.1.2循環(huán)彩燈控制器整體設計</p><p>　　按照系統(tǒng)功能要求, 循環(huán)彩燈控制器的整體框圖如圖3 所示,它主要由2 輸出分頻器模塊、頻率選擇控制模塊和彩燈控制器模塊三部分組成。其中2 輸出分

16、頻器模塊fen_pin24 將輸入的時鐘信號clk 進行2 分頻、4 分頻得到2 種頻率信號div2、div4,同時還產(chǎn)生頻率選擇信號div16,div16 應是div4 的倍數(shù),以控制每種頻率維持的時間長短。頻率選擇控制模塊xuan_ze 根據(jù)地址選擇端s 將選擇不同頻率的時鐘信號送給彩燈控制器模塊,實現(xiàn)彩燈閃爍的頻率變化。彩燈控制器模塊cai_deng 是整個電路設計的核心,它負責整個設計的輸出效果,即彩燈圖案的樣式變化,rst 為

17、復位信號,低電平有效。</p><p>　　圖2 彩燈控制器整體框圖</p><p>　　圖3 彩燈控制模塊的狀態(tài)轉移圖</p><p>　　3.1.3程序設計框圖</p><p>　　圖 4 程序設計框圖</p><p>　　3.2.1 數(shù)字鐘功能介紹</p><p>　　數(shù)字鐘具有計時、預

18、置、報時的功能。以不同的set脈沖控制各個功能。</p><p>　　在計時功能中，數(shù)字鐘實現(xiàn)對年月日時分秒即星期的計時，并可以通過LED數(shù)碼管分別顯示年月日、或時分秒、或星期、或鬧鐘的時分。</p><p>　　在預置功能中，可以通過UP鍵對各需要預置的量進行控制。UP=1時，進行“加”控制，UP=0時，進行“減”控制。</p><p>　　在報時功能中，分為整點

19、報時和設置時間報時。其中整點報時以ce作為使能輸入端，在整點時燈進行一秒閃爍；設置時間報時以enable作為使能輸入端，enable=1時設置時間報時功能啟動，在鬧鐘預置時間與時鐘當前時間相同時報時，若此時按下stop，鬧鐘立即停止并不再響鈴，若按下pass，則鬧鐘立即停止，但三分鐘后再響，如此循環(huán)5次后不再響鈴，若什么都不按，鬧鐘響鈴持續(xù)1分鐘。</p><p>　　3.2．2 數(shù)字鐘設計原理</p&g

20、t;<p>　　本設計功能有8個子模塊：分頻模塊、時分秒模塊、日模塊、年月模塊、鬧鐘預置模塊、星期模塊、響鈴模塊。通過元件例化由頂層文件timekeeper綜合。</p><p>　　整體設計框圖及外觀圖如（圖 3-1）及（圖3-2）</p><p>　　圖3-1 數(shù)字鐘設計整體框圖</p><p>　　圖3-2 數(shù)字鐘外觀圖</p>

21、<p>　　4、VHDL程序設計</p><p>　　4.1．1.循環(huán)彩燈方案設計與功能描述</p><p>　　彩燈的循環(huán)是通過clk的計數(shù)實現(xiàn)的，當有一個高電平來到的時候，則通過Q=Q+1計數(shù)來實現(xiàn)。當Q的值從“000”逐次加“1”到“111”的時候，通過判斷Q的值是否為“111”的時候，進行清“0”，即變?yōu)椤?00”再次重新計數(shù)。那么通過Q的狀態(tài)值從“000”->“

22、001”->“010” ->“011”->“100” ->“101”->“110” ->“111”->“000”的循環(huán)，實現(xiàn)了彩燈的循環(huán)。</p><p>　　彩燈的亮滅是通過判斷Q的值來選擇的，用case_when語句。</p><p>　　對于頻率的調節(jié)，則是通過timer來控制，由人為的設定timer 的值，通過賦不同的初值來改變頻率。也是通

23、過計數(shù)來分頻的</p><p>　　4.1.2.程序代碼：</p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_arith.all;</p><p>　　use ieee.std_logi

24、c_unsigned.all;</p><p>　　entity light8a is</p><p>　　port (clk,en,rst:in std_logic;</p><p>　　timer:in std_logic_vector(3 downto 0);</p><p>　　a,b,c,d,e,f,g,h:out std_logi

25、c);</p><p>　　end light8a;</p><p>　　architecture one of light8a is</p><p>　　signal w:std_logic_vector(3 downto 0);</p><p>　　signal couts:std_logic;</p><p>

26、<b>　　begin</b></p><p>　　process(clk,timer) ----------分頻進程 </p><p>　　variable x : std_logic_vector(3 downto 0):=timer;</p><p><b>　　be

27、gin</b></p><p>　　if clk'event and clk='1' then </p><p>　　if x<4 then x:=x+1;</p><p>　　else x:=timer;</p><p><b>　　end if;</b></p>

28、<p><b>　　end if;</b></p><p>　　if x="0100" then couts<='1';</p><p>　　else couts<='0';</p><p><b>　　end if;</b></p>

29、<p>　　end process;</p><p>　　process(clk,en,rst,couts) ----------計數(shù)循環(huán)進程</p><p>　　variable Q : std_logic_vector(3 downto 0);</p><p><b>　　begin</b></p><

30、p>　　if rst='0'then Q:=(others=>'0');</p><p>　　elsif clk'event and clk='1' then</p><p>　　if couts='1' then</p><p>　　if en='1' then&l

31、t;/p><p>　　if Q<8 then</p><p>　　Q:=Q+1;w<=Q;</p><p>　　if Q="1000"then Q:=(others=>'0'); -</p><p><b>　　end if;</b></p><p

32、><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　end process;</

33、p><p>　　process(w) --------選擇燈亮滅，即控制彩燈循環(huán)進程</p><p><b>　　begin</b></p><p><b>　　case w is</b></p><p>　　when"0001"=>a<='1';b

34、<='0';c<='0';d<='0';e<='0';f<='0';g<='0';h<='0';</p><p>　　when"0010"=>a<='0';b<='1';c<='

35、0';d<='0';e<='0';f<='0';g<='0';h<='0';</p><p>　　when"0011"=>a<='0';b<='0';c<='1';d<='0';e&l

36、t;='0';f<='0';g<='0';h<='0';</p><p>　　when"0100"=>a<='0';b<='0';c<='0';d<='1';e<='0';f<='0&

37、#39;;g<='0';h<='0';</p><p>　　when"0101"=>a<='0';b<='0';c<='0';d<='0';e<='1';f<='0';g<='0';h<

38、='0';</p><p>　　when"0110"=>a<='0';b<='0';c<='0';d<='0';e<='0';f<='1';g<='0';h<='0';</p><

39、;p>　　when"0111"=>a<='0';b<='0';c<='0';d<='0';e<='0';f<='0';g<='1';h<='0';</p><p>　　when"1000"

40、=>a<='0';b<='0';c<='0';d<='0';e<='0';f<='0';g<='0';h<='1';</p><p>　　when others=>null;</p><p><b&

41、gt;　　end case;</b></p><p>　　end process;</p><p>　　end architecture one;</p><p>　　4.2．1 數(shù)字鐘整體設計思路</p><p>　　采用自上而下的方法進行整體設計。整個設計共分為8個模塊，通過頂</p><p>　　層文

42、件timekeeper元件例化將8個模塊各個端口對應相連。在設計各個模塊時所用到的其它運算方法等放于work庫中，通過程序包及程序包體的方式對所使用函數(shù)進行定義。</p><p>　　主要使用的語句有：元件例化語句，過程語句，信號賦值語句，if語句，case語句（在狀態(tài)機中）。</p><p>　　圖（4-1）表示了個模塊的連接及連接是所用到的觸發(fā)器等。</p><p&

43、gt;　　圖4-1 整體結構圖</p><p>　　4.2 各模塊設計方法</p><p>　　4.2.1 頂層模塊</p><p>　　頂層模塊timekeeper是.對對所有模塊的綜合。</p><p>　　它包含的功能是：通過元件例化連接各模塊；實現(xiàn)對鬧鐘控制位sp2的控制；實現(xiàn)鬧鐘的整點報時閃爍。</p><

44、p>　　輸入端：up 全局加減選擇，控制預置時的加減</p><p>　　setpin 設定選擇</p><p>　　upclk 加減觸發(fā)</p><p>　　f1000 時鐘輸入</p><p>　　輸出端：a0~d1 八位數(shù)碼管控制引腳的輸出</p><p>　　z 整點報時輸出</

45、p><p>　　4.2.2 其他模塊</p><p><b>　　1、時分秒模塊</b></p><p>　　時分秒模塊h_m_s是對時、分、秒正常計時（set=0 or 1 or 12）和預置時分秒（set=5 or 6 or 7）的實現(xiàn)。</p><p>　　分和秒由兩個六十進制實現(xiàn)，時由24進制實現(xiàn)。當時間達到23時

46、59分59秒時，時分秒全部歸零，進位位ov由零變?yōu)?，通過管腳連接到date模塊的時鐘計數(shù)信號clk0，開啟date模塊。</p><p><b>　　2、日的模塊</b></p><p>　　日的模塊date實現(xiàn)日子進行正常計時（set=0 or 1 or 12）和預置（set=4）。</p><p>　　由于每月的天數(shù)與月份、年份有關，故需

47、判斷年月。</p><p>　　當1、3、5、7、8、10、12月時，每月31天，使用31進制。</p><p>　　當4、6、9、11月時，每月30天，使用30進制。</p><p>　　當2月時，分閏年和平年。閏年29天，平年28天。</p><p>　　閏年和平年的判斷方法是：由于通過年月模塊傳輸?shù)哪攴轂閮晌籅CD碼。若高位信號為“xx

48、x0”且低位信號為“xx00”或高位信號為“xxx1”且低位信號為“xx10”，則可判定為閏年，否則為平年。 </p><p>　　以上各月，當日期至月底時返回1，進位位ov變?yōu)?通過管腳連接年月模塊的時鐘計數(shù)信號clk0，開啟年月模塊。</p><p><b>　　3、年月模塊</b></p><p>　　年月模塊year_mon實現(xiàn)

49、年月正常計時（set=0 or 1 or 12）和年、月的預置（set=2 or 3）。</p><p>　　月為12進制，當達到12時變回為1，同時使年份進1。由兩位BCD碼表示年份，故可以表示100年之年的所有年，為100進制。</p><p>　　圖4-2 year_mon和date模塊的電路連接圖</p><p><b>　　4、星期模塊<

50、;/b></p><p>　　星期模塊week的功能是實現(xiàn)對星期的計時（set=0 or 1 or 12）和預置（set=8）。為七進制。</p><p>　　圖4-3 week模塊的RTL</p><p><b>　　5、鬧鐘模塊</b></p><p>　　鬧鐘模塊alarm是對鬧鐘時和分的預置（set=1

51、0 or 11）。時為24進制，分為60進制。</p><p>　　圖4-3 alarm模塊的RTL</p><p>　　另外，在頂層模塊timekeeper，當鬧鐘預置時間與計時時間相同時（僅時、分），鬧鐘響鈴，當不對其進行任何操作時，響鈴維持1分鐘。響鈴方式見4.2.7響鈴模塊。</p><p><b>　　6、響鈴模塊</b></

52、p><p>　　響鈴模塊alarm是對鬧鐘響鈴的控制。其中主要包含：</p><p>　　Enable：當enable=1時，鬧鐘可以工作。</p><p>　　Sp2 ：當頂層模塊鬧鐘時間與計時相等時，sp2=1，響鈴開啟。</p><p>　　Stop ：鬧鐘停止并不再響鈴。</p><p>　　Pass ：鬧

53、鐘停止但三分鐘后再響，循環(huán)5次。</p><p>　　Sp ：響鈴輸出。Sp=1時響鈴，sp=0時不響。</p><p>　　本模塊主要使用的方法是狀態(tài)機。相應狀態(tài)轉換圖如下：</p><p>　　圖 4-4 響鈴模塊狀態(tài)轉換圖</p><p>　　在狀態(tài)t_pass時，使用計數(shù)的方法實現(xiàn)對3分鐘，5次循環(huán)的計數(shù)。</p>

54、<p>　　圖 4-5 計數(shù)的流程圖</p><p>　　圖4-6 speak模塊的RTL</p><p><b>　　7、分頻模塊</b></p><p>　　分頻模塊fenpin使輸入為1KHZ時鐘信號時，接入電路經(jīng)分頻后仍能按1HZ即1s計數(shù)。</p><p>　　圖4-7 fenpin模塊的R

55、TL</p><p><b>　　8、顯示模塊</b></p><p>　　顯示模塊led即七段數(shù)碼管的顯示電路。</p><p>　　圖4-8 led模塊的RTL</p><p>　　4.2.3 程序包模塊</p><p>　　程序模塊是對各模塊所用到的函數(shù)的定義，通過程序包package定

56、義時、日、月、年等的增減函數(shù)（procedure），并用程序包體package body具體說明函數(shù)的內(nèi)容。通過use.work.pac.all語句調用程序包，使程序書寫更加方便簡潔。</p><p><b>　　5、仿真與分析</b></p><p>　　5.1循環(huán)彩燈仿真分析</p><p>　　當設定timer的值為1的時候，仿真圖如下：

57、</p><p>　　當設定timer的值為3的時候，仿真圖如下：</p><p>　　通過仿真可知，timer可以控制頻率快慢，且彩燈a，b，c，d，e，f，g，h能循環(huán)點亮</p><p>　　5.2 數(shù)字鐘仿真結果</p><p>　　1、h_m_s模塊 </p><p>　　表示當up=1時，時鐘時（se

58、t=5）、分（set=6）、秒（set=7）從0開始加。</p><p><b>　　圖 5-1</b></p><p><b>　　2、date模塊</b></p><p>　　以下為對應月份截圖。另外，當日期由最末變?yōu)?時，ov進1以控制year_mon模塊。</p><p>　　（1）大月：每

59、月31天。</p><p><b>　　圖5-2-1</b></p><p><b>　　小月：每月30天。</b></p><p><b>　　圖5-2-2</b></p><p>　?。?）平年2月：每月28天。</p><p><b>　

60、　圖5-2-3</b></p><p>　　閏年2月：每月29天。</p><p><b>　　圖5-2-4</b></p><p>　　3、year_mon模塊</p><p><b>　　圖5-3</b></p><p><b>　　4、week模塊

61、</b></p><p>　　前半部分up=1，為加，1~7，后半部分up=0，為減，6~1</p><p><b>　　圖5-4</b></p><p><b>　　5、alarm模塊</b></p><p>　　下圖反映對鬧鐘時（set=10）、分（set=11）的預置，up=1為加

62、。</p><p><b>　　圖 5-5</b></p><p><b>　　6、speak模塊</b></p><p><b>　　（1）按下pass</b></p><p>　　由下圖可見，當時間相同sp為高電平；按下pass后sp變?yōu)榈碗娖?，三分鐘后sp又為高電平。&l

63、t;/p><p><b>　　圖5-6-1</b></p><p><b>　?。?）按下stop</b></p><p>　　由下圖可見，當時間相同時sp為高電平，按下stop后sp變?yōu)榈碗娖健?lt;/p><p><b>　　圖 5-6-2</b></p><p

64、>　　各模塊仿真均可實現(xiàn)，且波形顯示可以實現(xiàn)預想的功能。</p><p><b>　　6、課程設計總結</b></p><p>　　通過這次的課程設計，我又一次系統(tǒng)的復習了VHDL語言，通過實踐對VHDL語言和EDA技術有了更具現(xiàn)實性應用性的了解，并熟練了相關軟件的使用方法。</p><p>　　此次課程設計的內(nèi)容是數(shù)字鐘，我學會了如何利

65、用元件例化將各個模塊結合起來，而不是一味的想起一個功能設計一個功能，而是有一個總體的自上而下的設計，建立基本的設計框圖（如圖 3-1），再進行具體的設計。</p><p>　　在程序調試的過程中，出現(xiàn)了很多的問題。我發(fā)現(xiàn)往往是一行出現(xiàn)了錯誤導致了接下來一系列錯誤的出現(xiàn)。</p><p>　　還有在仿真中出現(xiàn)錯誤的紅線，并出現(xiàn)了‘U’字符，全都是未設置初值所致。而在設置初值時仍然出現(xiàn)了問題。

66、最開始我想定義一個clr信號，當clr為高電平時各功能清零，但是在實際仿真時，由于常常要看在月末或類似23時59分59秒這樣的時刻是否有進位信號進為高電平，從零開始顯然讓仿真變的十分麻煩，如果可以直接賦初值到接近進位的時刻就會讓仿真變得簡便。即使用信號賦初值的方法對信號進行賦初值，既解決錯誤又利于仿真。</p><p>　　在最后對頂層仿真時出現(xiàn)了很多的問題，最后發(fā)現(xiàn)都是未對應的問題。</p>&l

67、t;p>　　當然，我的設計還有很多不足的地方。比如有一處的競爭冒險產(chǎn)生的毛刺沒有解決。最開始是將speak模塊控制信號sp2的相關程序寫在了alarm模塊，仿真時發(fā)現(xiàn)在一處出現(xiàn)了毛刺，在對鬧鐘進行預置時分時的第一個時間都未足一個時鐘周期（如圖 5-5）。后來我想是否因為alarm模塊有兩個process進程，就將sp2的相關程序挪到了頂層模塊，但是最后還是沒有實現(xiàn)。咨詢了一下同學們，他們都說這沒有問題，不需要解決，所以就沒有解決這

68、個問題。</p><p>　　此次課程設計我學到了很多，但是我覺得應該放在剛剛考完EDA之后，那時候對只是記得比較清楚，不像在這次設計時很多知識都想不起來了。其他的對我?guī)椭己艽蟆?lt;/p><p><b>　　7、參考文獻</b></p><p>　　1 李景華，杜玉遠等著.可編程邏輯器件與EDA技術.沈陽：東北大學出版社，20002 齊懷印