《數(shù)字電子技術》課程設計--數(shù)字時鐘

1、<p>　　《數(shù)字電子技術》課程設計</p><p>　　題 目 數(shù)字時鐘 </p><p>　　學生姓名 0 0 0 </p><p>　　專業(yè)班級 10自動化3班 </p><p>　　學 號 00000000 </p&

2、gt;<p>　　院 （系） 電氣工程學院 </p><p><b>　　目 錄</b></p><p><b>　　前言1</b></p><p><b>　　1 設計目的1</b></p><p>　　2 設計任務及要求2</p&

3、gt;<p>　　3 設計方案及論證2</p><p>　　4 設計原理及功能說明4</p><p>　　5 單元電路的設計5</p><p>　　5.1 振蕩電路..5</p><p>　　5.2 計數(shù)電路8</p><p>　　5.3 譯碼電路12</p><

4、;p>　　5.4 顯示電路14</p><p>　　5.5 校時電路15</p><p>　　6 硬件的制作及調(diào)試18</p><p><b>　　7 總結19</b></p><p><b>　　參考文獻21</b></p><p>　　附錄一 電路

5、原理圖22</p><p>　　附錄二 原件清單23</p><p><b>　　前言</b></p><p>　　數(shù)字時鐘在我國是從改革開放之后即八十年代初期開始，慢慢發(fā)展起來的，和數(shù)字電路的發(fā)展同步。最初的數(shù)字集成電路就是觸發(fā)器和計數(shù)器，它的最初和最簡單的應用就是做時鐘。后來數(shù)字時鐘朝著倆個大的方向發(fā)展：數(shù)字鐘字鐘最開始是顯示式的，即我

6、們經(jīng)常在汽車、機場、醫(yī)院等場合看到的發(fā)光二級管數(shù)字顯示鐘；后來才做成指針式數(shù)字鐘，即我們常說的石英鐘</p><p>　　由于數(shù)字集成電路的發(fā)展和石英晶體振蕩器的廣泛應用,使得數(shù)字鐘的精度,遠遠超過老式鐘表, 而且大大地擴展了鐘表原先的報時功能諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、自動起閉路燈、定時開關烘箱、通斷動力設備、甚至各種定時電氣的自動啟用等。而且數(shù)字化時鐘廣泛用于個人家庭,車站,

7、碼頭辦公室等公共場所,成為人們?nèi)粘Ｉ钪胁豢缮俚谋匦杵罚o人們的生活帶來了極大的方便。</p><p>　　數(shù)字鐘是一個將“ 時”，“分”，“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒。一個基本的數(shù)字鐘電路主要由秒信號發(fā)生器、“時、分、秒、”計數(shù)器、譯碼器及顯示器組成。由于采用純數(shù)字硬件設計制作，與傳統(tǒng)的機械表相比，它具有走時準，顯示直觀，無機械傳動裝置等特

8、點，因此得到了廣泛的使用。</p><p>　　本設計中的數(shù)字時鐘采用數(shù)字電路實現(xiàn)對“時” 、“分”、“秒”的顯示和調(diào)整。通過采用各種集成數(shù)字芯片搭建電路來實現(xiàn)相應的功能。具體用到了555震蕩器，74LS90及與非，異或等門集成芯片等。該電路具有計時和校時的功能。</p><p><b>　　1 設計目的</b></p><p>　　1、完成

9、系統(tǒng)設計和制作方案設計</p><p>　　2、掌握數(shù)字時鐘的設計制作方法</p><p>　　3、掌握簡單數(shù)字系統(tǒng)設計方法，培養(yǎng)數(shù)字電路的設計能力</p><p>　　4、提高對計數(shù)、譯碼、顯示、校時、調(diào)試系統(tǒng)的設計能力</p><p>　　2 設計任務及要求</p><p>　　1、設計一個數(shù)字時鐘，要求：<

10、;/p><p>　　（1）時的計時要求為“24翻1”，分和秒的計時要求為60進制</p><p>　?。?）準確計時，以數(shù)字形式顯示時，分，秒的時間</p><p>　　（3）校正時間，能調(diào)整時、分，并且能清零功能。</p><p>　　2、畫出各單元電路圖、功能框圖和邏輯電路圖</p><p>　　3、寫出設計和實驗總結

11、報告</p><p>　　3 設計方案及論證</p><p>　　根據(jù)設計要求首先建立了一個多功能數(shù)字鐘電路系統(tǒng)的組成框圖，系統(tǒng)方框圖如圖3-1所示。</p><p>　　由上圖可以看出，振蕩器產(chǎn)生的信號經(jīng)過分頻器作為產(chǎn)生秒脈沖，秒脈沖送入計數(shù)器，計數(shù)結果經(jīng)過“時”、“分”、“秒”，譯碼器，顯示器顯示時間。其中振蕩器和分頻器組成標準秒脈沖信號發(fā)生器，由不同進制的計

12、數(shù)器，譯碼器和顯示電路組成計時系統(tǒng)。秒信號送入計數(shù)器進行計數(shù)，把累計的結果以“時”，“分”、“秒”的數(shù)字顯示出來?！皶r”顯示由二十四進制計數(shù)器，譯碼器，顯示器構成；“分”、“秒”顯示分別由六十進制的計數(shù)器，譯碼器，顯示器構成；校時電路實現(xiàn)對時，分的校準。</p><p>　　由此可以論證本設計是正確可行的。</p><p>　　4 設計原理及功能說明</p><p&g

13、t;　　設計原理圖如圖4-1所示：</p><p><b>　　圖4-1</b></p><p>　　數(shù)字時鐘由振蕩器、分頻器、譯碼器、顯示器等幾部分電路組成，這些電路都是數(shù)字電路中應用最廣的基本電路。振蕩器產(chǎn)生的時標信號送到分頻器，分頻器將時標信號分成1HZ的方波作為秒信號。秒信號送入計數(shù)器進行計數(shù)，并把累計的結果以“時”、“分”、“秒”的數(shù)字顯示出來?！懊搿钡挠嫈?shù)

14、、顯示由兩級計數(shù)器和譯碼器組成的六十進制計數(shù)電路實現(xiàn)；“分”的計數(shù)、顯示電路與“秒”的相同；“時”的計數(shù)、顯示由兩級計數(shù)器和譯碼器組成的二十四進制計數(shù)電路實現(xiàn)。所有計時結果由七段數(shù)碼管顯示器顯示。</p><p>　　5 單元電路的設計</p><p>　　數(shù)字電子鐘的設計方法很多種，例如，可用中小規(guī)模集成電路組成電子鐘；也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子

15、鐘；還可以利用單片機來實現(xiàn)電子鐘等。</p><p>　　在本次設計，電路是由由振蕩電路、計數(shù)器、譯碼器、顯示器、校正電路組成，因此首先必須對各個單元電路進行設計。</p><p><b>　　5.1 振蕩電路</b></p><p>　　振蕩電路由振蕩器和分頻器產(chǎn)生 1Hz時鐘脈沖，下面對振蕩器和分頻器兩部分進行介紹。</p>

16、<p><b>　　振蕩器</b></p><p><b>　　多諧振蕩器： </b></p><p>　　秒發(fā)生電路---振蕩器是計時器的核心，振蕩器的穩(wěn)定度和頻率的精確度決定了計時器的準確度。一般來說，振蕩器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據(jù)需要而設計出最佳電路。</p><p

17、>　　在本設計中，采用的是精度不高的，由集成電路555與RC組成的多諧振蕩器。其具體電路如下圖5-1所示；</p><p>　　接通電源后，電容C1被充電，vC上升，當vC上升到大于2/3VCC時，觸發(fā)器被復位，放電管T導通，此時v0為低電平，電容C1通過R2和T放電，使vC下降。當vC下降到小于1/3VCC時，觸發(fā)器被置位，v0翻轉為高電平。電容器C1放電結束,所需的時間為：  &#

18、160;  </p><p>　　當C1放電結束時，T截止，VCC將通過R1、R2向電容器C1充電，vC由1/3VCC上升到2/3VCC所需的時為：</p><p>　　當vC上升到2/3VCC時，觸發(fā)器又被復位發(fā)生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為     </p><p&g

19、t;<b>　　。 </b></p><p>　　本設計中，由電路圖和f的公式可以算出，微調(diào)R3=60k左右，其輸出的頻率為f=100Hz.</p><p><b>　　晶震：</b></p><p>　　振蕩器，除了可以由上一節(jié)介紹的除外，如果對精度有較高要求的話，還可以用石英晶體構成的振蕩器，這里簡單介紹一下：<

20、/p><p>　　如下電路圖5-2所示：</p><p><b>　　圖5-2</b></p><p>　　電路振蕩頻率為100KHz，把石英晶體串接在由非門2，3組成的振蕩 反饋電路中，非門4是振蕩器整形緩沖級。憑借與石英晶體串聯(lián)的微調(diào)電容，可以對振蕩器的頻率作微量的調(diào)節(jié)。</p><p><b>　　（2）分頻

21、器</b></p><p>　　分頻器的功能主要有兩個：一個是產(chǎn)生標準秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電臺報時用的1000Hz的高音頻信號和500Hz的低音頻信號等。</p><p>　　本設計中，由于振蕩器產(chǎn)生的信號頻率太高，要得到標準的秒信號，就需要對所得的信號進行分頻。這里所采用的分頻電路是由2個總規(guī)模計數(shù)器74LS90來構成的2級1/10分頻。<

22、/p><p><b>　　5.2 計數(shù)電路</b></p><p>　　計數(shù)器是一種計算輸入脈沖的時序邏輯網(wǎng)絡，被計數(shù)的輸入信號就是時序網(wǎng)絡的時鐘脈沖，它不僅可以計數(shù)而且還可以用來完成其他特定的邏輯功能，如測量、定時控制、數(shù)字運算等等。</p><p>　　數(shù)字鐘的計數(shù)電路是用兩個六十進制計數(shù)電路和“24翻1”計數(shù)電路實現(xiàn)的。數(shù)字鐘的計數(shù)電路的設

23、計可以用反饋清零法。當計數(shù)器正常計數(shù)時，反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數(shù)電路清零，實現(xiàn)相應模的循環(huán)計數(shù)。以六十進制為例，當計數(shù)器從00，01，02，……，59計數(shù)時，反饋門不起作用，只有當?shù)?0個秒脈沖到來時，反饋信號隨即將計數(shù)電路清零，實現(xiàn)模為60的循環(huán)計數(shù)。</p><p>　　由上面可知顯示“時”、“分”、“秒”需要6片中規(guī)模計數(shù)器；其中“秒”、“分”各為60進制計數(shù)，“時”為24進制計

24、數(shù)。在本設計中均用74LS90來實現(xiàn)：</p><p>　　下面將分別介紹60進制計數(shù)器和“24翻1”小時計數(shù)器。 </p><p>　?。ㄒ唬?0進制計數(shù)器</p><p>　　“秒”計數(shù)器電路與“分”計數(shù)器電路都是六十進制，它由一級十進制計數(shù)器和一級六進制計數(shù)器連接構成，如圖5-3所示，是采用兩片中規(guī)模集成電路74LS90串接起來構成的“秒”，“分”計數(shù)器。&l

25、t;/p><p><b>　　圖5-3</b></p><p>　　由圖5-3可知，U1是十進制計數(shù)器，U1的QD作為十進制的進位信號，74LS90N計數(shù)器是十進制異步計數(shù)器，用反饋清零法來實現(xiàn)十進制計數(shù)，U2和與非門組成六進制計數(shù)。74LS90N是在CP信號的下降沿觸發(fā)下進行計數(shù)，U2的QA和QC相與0101的下降沿，作為“分（時）”計數(shù)器的輸入信號。U2的輸出0110

26、高電平1分別送到計數(shù)器的R01、R02端清零，74LS90N內(nèi)部的R01、R02與非后清零而使計數(shù)器歸零，完成六進制計數(shù)。由此可見，U1和U2串接實現(xiàn)了六十進制計數(shù)。 </p><p>　　74LS90是二—五—十進制計數(shù)器，它有兩個時鐘輸入端CKA和CKB。其中，CKA和組成一位二進制計數(shù)器；CKB和組成五進制計數(shù)器；若將與CKB相連接，時鐘脈沖從輸入，則構成了8421BCD碼十進制計數(shù)器。74LS90有兩個清

27、零端R0（1）、R0（2），兩個置9端R9（1）和R9（2），其BCD碼十進制計數(shù)時序如表1，二—五混合進制計數(shù)時序如表2，74LS90的管腳圖如圖5-4：</p><p><b>　　圖5-4</b></p><p>　　74LS90的BCD碼如下兩表所示：</p><p>　　表5-1 BCD碼十進制計數(shù)時序表</p><

28、;p>　　5-2 二—五混合進制計數(shù)時序</p><p>　　（二） 二十四進制小時計數(shù)器 </p><p>　　“時”計數(shù)為24進制的，在本設計中24進制的計數(shù)電路也是由兩個74LS90組成的二十四進制計數(shù)電路，如圖5-5所示。</p><p><b>　　圖5-5</b></p><p>　　由圖5-5看出，當

29、“時”個位U4計數(shù)器輸入端A（14腳）來到第10觸發(fā)信號時，U4計數(shù)器清零，進位端QD向U3“時”十位計數(shù)器輸入進位信號，當?shù)?4個“時”（來自“分”計數(shù)器輸出的進位信號脈沖到達時U3計數(shù)器的狀態(tài)位“0100”，U4計數(shù)器的狀態(tài)為“0010”，此時“時”個位計數(shù)器的QC,和“時”十位計數(shù)器的QB輸出都為“1”，相與后為“1”。把它們分別送入U3和U4計數(shù)器的清零端R01和R02，通過74LS90N內(nèi)部的與非后清零，計數(shù)器復零，從而完成二

30、十四進制計數(shù)。</p><p><b>　　5.3 譯碼電路</b></p><p>　　（一）譯碼電路的電路圖如圖5-6所示：</p><p><b>　　圖5-6</b></p><p>　?。ǘ┳g碼器的工作原理</p><p>　　譯碼是編碼的相反過程，譯碼器是將輸

31、入的二進制代碼翻譯成相應的輸出信號以表示編碼時所賦予原意的電路。常用的集成譯碼器有二進制譯碼器、二—十制譯碼器和BCD—7段譯碼器、顯示模塊用來顯示計時模塊輸出的結果。</p><p>　?。ㄈ﹄娐分械闹饕肮δ芙榻B</p><p>　　（1）譯碼器74LS48</p><p>　　譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”

32、，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在電路中用的譯碼器是共陰極譯碼器74LS48，用74LS48把輸入的8421BCD碼ABCD譯成七段輸出a-g，再由七段數(shù)碼管顯示相應的數(shù)。 74LS48的管腳圖如圖5-7。在管腳圖中，管腳LT、RBI、BI/RBO都是低電平是起作

33、用，作用分別為：</p><p>　　LT為燈測檢查，用LT可檢查七段顯示器個字段是否能正常被點燃。</p><p>　　BI是滅燈輸入，可以使顯示燈熄滅。</p><p>　　RBI是滅零輸入，可以按照需要將顯示的零予以熄滅。BI/RBO是共用輸出端，RBO稱為滅零輸出端，可以配合滅零輸出端RBI，在多位十進制數(shù)表示時，把多余零位熄滅掉，以提高視圖的清晰度。也可用

34、共陰譯碼器74LS248，CD4511。</p><p><b>　　圖5-7</b></p><p><b>　　5.4 顯示電路</b></p><p>　　用七段發(fā)光二極管來顯示譯碼器輸出的數(shù)字，顯示器有兩種：共陰極和共陽極顯示器。74LS48譯碼器譯碼的是高電平，所以對應的顯示器應為共陰極顯示器。在本設計中用的是

35、解碼七段排列顯示器，即包含譯碼器的七段顯示器。其圖形管腳如下圖5-8所示：</p><p><b>　　圖5-8</b></p><p>　　U2是一個解碼七段排列顯示器，由1、2、3、4腳輸入二進制數(shù)，就可顯示數(shù)字；而U3是個譯碼器，和未解碼的七段顯示管U1也可以構成顯示器，連接如上面所示。 </p><p><b>　　5.5

36、校時電路</b></p><p>　　（一）電路如圖5-9所示</p><p>　　當剛接通電源或計時出現(xiàn)誤時，都需要對時間進行校正</p><p><b>　　圖5-9</b></p><p>　?。ǘ┬r電路的原理</p><p>　　校時電路的作用是：當數(shù)字鐘接通電源或者出現(xiàn)誤

37、差時，校正時間。校時是數(shù)字鐘應具有的基本功能。一般電子表都具有時、分、秒等校時功能。為了使電路簡單，在此設計中只進行分和小時的校時。校時有“快校時”和“慢校時”兩種，“快校時”是通過開關控制，使計數(shù)器對1Hz校時脈沖計數(shù)?！奥r”是用手動產(chǎn)生單脈沖作校時脈沖。圖中B校分用的控制開關，A為校時用的控制開關，它們的控制功能如表3-3所示，校時脈沖采用分頻器輸出的1Hz脈沖，當S1或S2分別為“0”時可以進行“快校時”。如果校時脈沖由單次脈

38、沖產(chǎn)生器提供，則可以進行“慢校時”。 </p><p>　　表3-3校時開關的功能</p><p>　　（三）對電路中所用的主要元件及功能介紹</p><p>　　在此電路中，用到的元器件有四個2輸入與非門74LS03、兩個電阻以及兩個開關。</p><p>　　2輸入與非門74LS03：</p><p&

39、gt;　　集成邏輯門是數(shù)字電路中應用十分廣泛最基本的一種器件，為了合理的使用和充分利用其性能，必須對它的主要參數(shù)和邏輯功能進行測試。74LS03與非門的主要參數(shù)為：</p><p>　　輸出高電平：指與非門有一個以上輸入端接地或接低電平時的輸出電平值。</p><p>　　輸出低電平：指與非門的所有輸入端均接高電平時的輸出電平值。</p><p>　　開門電平：指與

40、非門輸出處于額定低電平時允許輸入高電平的最小值。</p><p>　　關門電平：指與非門輸出處于高電平狀態(tài)時允許輸入低電平的最大值。</p><p>　　電壓傳輸特性：是指門的輸出電壓隨輸入電壓而變化的曲線，由它可以得到門電路的輸出高電平、輸出低電平、關門電平和開門電平等。</p><p>　　低電平的輸出電源電流；是指輸入所有端都懸空，輸出端空載時，電源提供器件的

41、電流。</p><p>　　高電平輸出電源電流：是指輸出端空載，每個門各有一個以上的輸入端接地，電源提供給器件的電流。</p><p>　　低電平輸入電流：是指被測輸入端接地，其余輸入端懸空時，由被測輸入端流出的電流值。</p><p>　　高電平輸入電流：指被測輸入端接高電平，其余輸入端接地，流入被測輸入端的電流值。</p><p>　　扇

42、出系數(shù)：門電路能驅(qū)動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，TTL與非門有兩種不同性質(zhì)的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數(shù)。即低電平扇出系數(shù)和高電平扇出系數(shù)。</p><p>　　2輸入與非門74LS03，只要輸入變量有一個為0則輸出為1，只有輸入全為1，輸出才為0.</p><p>　　74LS03的管腳圖如圖5-10所示： </p><p&g

43、t;<b>　　圖5-10</b></p><p>　　6 硬件的制作及調(diào)試</p><p>　　在本設計中，為了設計的順利進行，我在實焊接過程中進行了部分調(diào)試，因為電路太復雜，在電路板不可能整體電路進行調(diào)試。調(diào)試后，我們再進行下一步的焊接，以確保最后能很好的完成其各部分功能。下面對主要電路進行分步調(diào)試。</p><p><b>　

44、　1振蕩電路部分</b></p><p>　　因為555產(chǎn)生多諧振蕩方波的精確度和穩(wěn)定度不高，所謂我們首先用示波器測量了輸出矩形波，最開始不能輸出，經(jīng)過仔細檢查發(fā)現(xiàn)是導線連錯了。</p><p>　　在現(xiàn)用電路調(diào)試中，晶振的輸出頻率為100Hz，用兩片74LS90組成了2級十分頻電路，在調(diào)試中我對每級分路進行了測試。在第一級分頻后出現(xiàn)的脈沖信號為10Hz，經(jīng)過第二級得到了1Hz

45、的標準脈沖，這樣一級級的分頻，經(jīng)過2次分頻后得到了標準的1Hz脈沖信號。</p><p><b>　　2計數(shù)電路部分</b></p><p><b>　?。?）小時計數(shù)部分</b></p><p>　　這部分電路較復雜，在第一次焊接完成后的調(diào)試顯示中，發(fā)現(xiàn)小時沒有變化，經(jīng)過分析、檢查發(fā)現(xiàn)74LS48的引腳沒有接錯。<

46、/p><p>　?。?）秒計數(shù)電路部分</p><p>　　這部分的調(diào)試中順利得到了結果即：秒計數(shù)器的個位能準確以十進制形式計數(shù)；秒計數(shù)器的十位也能準確以六進制的形式計數(shù)。當秒計數(shù)器的個位計數(shù)到9后自動向秒計數(shù)器的十位計數(shù)。</p><p>　　（3）分計數(shù)電路部分</p><p>　　這部分的調(diào)試電路與秒計數(shù)器的電路一樣，在調(diào)試中不同的是秒計數(shù)

47、電路的個位計數(shù)器74LS90的14腳接入振蕩電路部分的輸出端，而分計數(shù)電路的個位計數(shù)器74LS90的14腳本該接校時電路，但是由于校時電路作為最后調(diào)試的電路， 所以在調(diào)試中74LS90的14腳與單次脈沖連接。</p><p>　　調(diào)試的結果是：這部分的結果與秒計數(shù)電路部分的結果一樣。</p><p><b>　　3 校時電路</b></p><p&

48、gt;　　校時電路原理很簡單，可是在實際接線時發(fā)現(xiàn)很難。我們經(jīng)過了很大的努力才調(diào)試成功。調(diào)試的結果是：當開關斷開時，分計數(shù)電路，小時計數(shù)電路正常計數(shù)，當開關閉合時，校時電路進行校時。只是有時松開按鍵時，較時數(shù)會有點誤變化，經(jīng)過仔細分析，確定是由于在松按鍵時產(chǎn)生了抖動，如果接上R-S觸發(fā)器就能夠消抖。</p><p><b>　　7 總結</b></p><p>　

49、　由于這次課程設計的時間安排得比較早，有充足的時間給我思考和查閱資料，利用的時間我能夠好好的構思和策劃，在電腦上用Multism軟件把原理圖做好。所以在本次設計中能夠很快成功，我的數(shù)字電路調(diào)試在焊接時沒有出現(xiàn)大的故障，就幾個小的焊接問題，很容易就解決了，另外我還采用的集成塊的管座，這樣換集成塊就方便多了等等。</p><p>　　本次設計中的不足與改進建議：</p><p>　　（1）本次

50、設計存在的缺點是焊接點不漂亮，排線也不是很漂亮。因此，應該好好的多多練習焊接，多設計一下排線。</p><p>　?。?）焊接的時候沒有分清電路的主次，我們先焊接的是顯示電路和計數(shù)器。一下子全部都接了上去，不是一級接好后，調(diào)試成功后再接下一級。這樣給后面的整體調(diào)試增加了負擔，浪費了一些時間。</p><p>　?。?）數(shù)碼管不能顯示，調(diào)試了才發(fā)現(xiàn)是數(shù)碼管管腳弄混了。</p>

51、<p>　?。?）焊接點也有個別虛焊，搞的本來好好的電路一會兒就顯示不正確了，幸好在同學的幫助下很快就發(fā)現(xiàn)了。</p><p>　　我想，課程設計論文的過程不僅僅是一個完成一篇論文的過程，而是一個端正態(tài)度的過程，是總結大學三年的一個過程，是在踏入社會前的歷練過程。這個過程將使我受益匪淺！</p><p>　　通過本次課程設計,我明白了一個道理:無論做什么事情,都必需養(yǎng)成嚴謹,認真

52、,善思的工作作風.我這畢業(yè)設計由于我采用的是數(shù)字電路來實現(xiàn)的,所以電路較復雜,但是容易理解.每一部分我都能理解并且能有多種設計方法.通過這次課程設計，我又掌握了些元器件的用途以及它們的參數(shù)、性能。這次設計提高了我理論和實踐相結合的能力，增加了把理論用于實踐的興趣，同時也提高了我分析問題和解決問題的能力。沒有最好，只有更好。我相信通過這一次的設計之后，我以后會更加努力，用嚴謹?shù)目茖W態(tài)度去面對一切。克服困難，戰(zhàn)勝自我，超越自我。</p

53、><p><b>　　參考文獻</b></p><p>　　[1]康華光.電子技術基礎.數(shù)字部分 北京:高等教育出版社,2000</p><p>　　[2]顧永杰.電工電子技術實訓教程.上海:上海交通大學出版社,1999 </p><p>　　[3]陳小虎.電工實習（I）.北京:中國電力出版社，1996</p>

54、<p>　　[4]焦輜厚.電子工藝實習教程.哈爾濱:哈爾濱工業(yè)大學出版社,1993</p><p>　　[5]陳 堅.電力電子學[M].北京:高等教育出版社,2002</p><p>　　[6]宋春榮.通用集成電路速查手冊.山東科學技術出版社,1995</p><p>　　[7]高吉祥.電子技術基礎實驗與課程設計.電子工業(yè)出版社,2002</p&g

55、t;<p>　　[8]呂思忠.數(shù)子電路實驗與課程設計.哈爾濱工業(yè)大學出版社,2001</p><p>　　[9]謝自美.電子線路設計、實驗、測試.華中理工大學出版社,2000</p><p>　　[10]王琉銀.脈沖與數(shù)字電路.高等教育出版，1985</p><p><b>　　附錄一 電路原理圖</b></p>&