基于fpga電梯控制系統(tǒng)畢業(yè)論文

1、<p>　本科畢業(yè)設(shè)計(jì)（論文）</p><p>　　畢業(yè)設(shè)計(jì)（論文）任務(wù)書</p><p>　　學(xué)院：信息科學(xué)與工程學(xué)院 系級教學(xué)單位：光電子</p><p>　學(xué)號學(xué)生姓名專 業(yè)班 級電子科學(xué)與技術(shù)</p><p>　題目題目名稱基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)</p><p>　題目

2、性質(zhì)工程技術(shù)實(shí)驗(yàn)研究型</p><p>　題目類型1.畢業(yè)設(shè)計(jì)（ √ ） 2.論文（ ）</p><p>　題目來源科研課題（ ） 生產(chǎn)實(shí)際（ ）自選題目（ √ ） </p><p>　主要內(nèi)容利用FPGA完成四層電梯控制系統(tǒng)的設(shè)計(jì)。實(shí)現(xiàn)對電梯的智能控制，經(jīng)仿真驗(yàn)證，完成所要求功能。</p><p>　基本

3、要求按要求完成四層電梯的設(shè)計(jì):1.各層電梯內(nèi)部信號：各樓層請求按鍵、開關(guān)門請求按鍵。外部信號：上升下降請求按鍵，所在樓層顯示，電梯運(yùn)行狀態(tài)顯示。2.能夠存儲請求信號，電梯上升(下降)過程中，根據(jù)電梯的運(yùn)行狀態(tài)，首先按方向優(yōu)先、循環(huán)次序響應(yīng)各請求。3電梯每秒升(降)一層樓。電梯到達(dá)有停站請求的樓層，經(jīng)過1秒電梯門打開，開門指示燈亮，開門4秒后，電梯門關(guān)閉(開門指示燈滅)，電梯繼續(xù)進(jìn)行，直至執(zhí)行完最后一個(gè)請求信號后停留在當(dāng)前層。電梯初始

4、狀態(tài)為一層開門狀態(tài)。4. 最終撰寫畢業(yè)論文；并提交撰寫論文綜述；提交本科畢業(yè)設(shè)計(jì)（論文）開題報(bào)告；完成規(guī)定的外文翻譯；</p><p>　參考資料1謝劍英,賈青.微型計(jì)算機(jī)控制技術(shù)2003 2付家才.EDA原理與應(yīng)用 2001 3陳伯時(shí).電力拖動(dòng)自動(dòng)控制系統(tǒng) 1997 4黃智偉.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐2005 </p><p>　周 次第1～2周第3～6周第7～10周第11～14周第15～

5、16周</p><p>　應(yīng)完成的內(nèi)容準(zhǔn)備階段：弄清課題要求，查閱文獻(xiàn)。設(shè)計(jì)階段：設(shè)計(jì)方案，完成必要的實(shí)驗(yàn)準(zhǔn)備。實(shí)現(xiàn)階段：實(shí)現(xiàn)電路和光路功能或電路設(shè)計(jì)。論文撰寫階段：撰寫論文論文評審及答辯：制作PPT答辯</p><p>　指導(dǎo)教師：常丹華職稱： 教授 2012年3月 1日系級教學(xué)單位審批：年 月 日</p><p><b>　　摘要</b

6、></p><p>　　本設(shè)計(jì)就是基于電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）技術(shù)中的甚高速集成電路硬件描述語言（Very High Speed Integrated Circuit Hardware Description Language）語言所開發(fā)的四層電梯控制程序，實(shí)驗(yàn)調(diào)試平臺是Altera 公司的MAX +plusⅡ軟件。本程序具有VHDL語言設(shè)計(jì)里最為常用的三個(gè)

7、模塊：實(shí)體entity，對控制器的實(shí)體（輸入輸出）端口進(jìn)行定義；結(jié)構(gòu)體architecture，對控制器內(nèi)部的信號端以及寄存器進(jìn)行定義；進(jìn)程執(zhí)行單元process，對控制器的所有輸入輸出端口、內(nèi)部信號端口以及寄存器進(jìn)行功能、行為描述。</p><p>　　通過程序調(diào)試及運(yùn)行仿真，結(jié)果表明，本程序可以完成電梯運(yùn)行所在樓層顯示、電梯運(yùn)行方向指示、關(guān)門延時(shí)設(shè)置等。該設(shè)計(jì)采用模塊化編程，升級可實(shí)現(xiàn)任意多層電梯系統(tǒng)，具有很

8、強(qiáng)的適應(yīng)性和實(shí)用性。</p><p>　　關(guān)鍵詞 電梯控制；程序設(shè)計(jì)；EDA；VHDL；MAX +plusⅡ</p><p><b>　　Abstract</b></p><p>　　The lift ,as the modernized result ,are entered in our life in last century .Th

9、is thesis designs the three-floor lift control on the basis of the electron basic on the electronic design automation(EDA) technology’s the very high-speed integrated circuit hardware describe language(VHDL) ,it is debug

10、ged in the Altera company's MAX +plusⅡ software as a platform in experiment .This procedure has commonly most used three pieces of module in language designs :the entity ,the architecture and the proce</p><

11、;p>　　Through testing the connection of the EDA case ,realize the following main functions:The lift’s floor shows,the lift operation direction shows;closes prolonging,etc…This design USES modular programming, upgrade m

12、ay realize the arbitrary multilayer elevator system, has the very strong adaptability and practical.</p><p>　　Keywords lift control; programmer; EDA; VHDL; MAX +plusⅡ</p><p><b>　　目 錄</

13、b></p><p><b>　　摘要I</b></p><p>　　AbstractII</p><p><b>　　第1章 緒論1</b></p><p>　　1.1 課題背景及意義1</p><p>　　1.2 電梯的發(fā)展現(xiàn)狀和未來發(fā)展1</p&g

14、t;<p>　　1.3 本文的結(jié)構(gòu)安排4</p><p>　　第2章 電梯控制系統(tǒng)的實(shí)現(xiàn)平臺5</p><p>　　2.1 EDA技術(shù)的簡介5</p><p>　　2.1.1 EDA的概述5</p><p>　　2.1.2 EDA的特點(diǎn)6</p><p>　　2.1.3 EDA的應(yīng)用6<

15、/p><p>　　2.2 FPGA的簡介7</p><p>　　2.2.1 CPLD與FPGA的關(guān)系7</p><p>　　2.2.2 FPGA的工作原理8</p><p>　　2.2.3 FPGA的基本特點(diǎn)8</p><p>　　2.3 VHDL語言的簡介9</p><p>　　2.3.

16、1 VHDL語言的發(fā)展9</p><p>　　2.3.2 VHDL語言的特點(diǎn)10</p><p>　　2.3.3 VHDL語言的基本結(jié)構(gòu)11</p><p>　　2.4 本章小結(jié)11</p><p>　　第3章 電梯控制系統(tǒng)的分析13</p><p>　　3.1 電梯設(shè)計(jì)的具體目的及控制要求13</p

17、><p>　　3.2 電梯控制器設(shè)計(jì)方案與思路13</p><p>　　3.2.1 總體設(shè)計(jì)方案13</p><p>　　3.2.2 四層電梯控制器的設(shè)計(jì)思路14</p><p>　　3.3 電梯運(yùn)行流程圖16</p><p>　　3.4 本章小結(jié)19</p><p>　　第4章 電梯控制

18、系統(tǒng)的實(shí)體設(shè)計(jì)與仿真21</p><p>　　4.1 MAX+PLUS II的介紹21</p><p>　　4.2 電梯控制器的實(shí)體設(shè)計(jì)22</p><p>　　4.2.1 電梯控制器的結(jié)構(gòu)體設(shè)計(jì)22</p><p>　　4.2.2 電梯主控制模塊24</p><p>　　4.2.3 電梯譯碼器模塊26&l

19、t;/p><p>　　4.2.4 電梯數(shù)據(jù)選擇器模塊26</p><p>　　4.2.5 電梯分頻器模塊27</p><p>　　4.3 電梯控制器的仿真實(shí)驗(yàn)28</p><p>　　4.3.1 電梯主控制模塊仿真28</p><p>　　4.3.2 電梯譯碼器模塊仿真31</p><p>

20、;　　4.3.3 電梯數(shù)據(jù)選擇器模塊仿真31</p><p>　　4.3.4 電梯分頻器模塊仿真32</p><p>　　4.4 本章小結(jié)33</p><p><b>　　結(jié)論35</b></p><p><b>　　參考文獻(xiàn)37</b></p><p><b

21、>　　致謝39</b></p><p><b>　　附錄141</b></p><p><b>　　附錄247</b></p><p><b>　　附錄353</b></p><p><b>　　附錄459</b></p&

22、gt;<p><b>　　附錄573</b></p><p><b>　　第1章 緒論</b></p><p>　　1.1 課題背景及意義</p><p>　　隨高層樓宇的增加，電梯越來越多的走進(jìn)了人們的生活，對人們的生活的影響越來越大。為了讓電梯更好的服務(wù)人們，各種電梯新技術(shù)不斷地發(fā)展起來。隨著人們生活水

23、平的不斷提高，經(jīng)濟(jì)的快速發(fā)展和生產(chǎn)生活的需要，城市高層建筑如雨后春筍拔地而起。與此相應(yīng)，作為一種可以垂直升降運(yùn)輸?shù)墓ぞ咭浑娞菀驳玫窖该偷陌l(fā)展?，F(xiàn)在，電梯已完全融入我們的生活、工作及學(xué)習(xí)中，人們越來越離不開它。因此，它的安全可靠性、迅速準(zhǔn)確性、舒適性，對人們來說都是非常重要的。為了確保電梯正常運(yùn)行、安全使用，一般電梯都有專業(yè)的維修管理人員。他們必須對電梯原理、性能、特點(diǎn)、控制、運(yùn)行要全面認(rèn)識和掌握，才能做到對電梯的正確使用、管理及維護(hù)。根

24、據(jù)我國有關(guān)部門的規(guī)定，電梯作業(yè)屬于特種作業(yè)，其作業(yè)人員必須經(jīng)過專門培訓(xùn)，并經(jīng)理論考試和實(shí)踐考核合格后，發(fā)給《特種作業(yè)操作證》方可上崗操作。同時(shí)，對電梯操作人員定期考核，讓他們定期參加安全技術(shù)學(xué)習(xí)，扎扎實(shí)實(shí)地做好電梯維護(hù)和保養(yǎng)工作，才能使人們平安長久的使用電梯[1]。</p><p>　　電梯控制系統(tǒng)是一個(gè)相當(dāng)復(fù)雜的邏輯控制系統(tǒng)．系統(tǒng)要同時(shí)對幾百個(gè)信號進(jìn)行接收、處理。由于用戶對電梯功能的要求不斷提高．其相應(yīng)控制方式

25、也在不斷發(fā)生變化。隨著EDA技術(shù)的快速發(fā)展．基于FPGA的微機(jī)化控制已廣泛應(yīng)用于電梯電路設(shè)計(jì)與控制的各個(gè)方面[2]。</p><p>　　1.2 電梯的發(fā)展現(xiàn)狀和未來發(fā)展</p><p><b>　　一、國內(nèi)外發(fā)展?fàn)顩r</b></p><p>　　在經(jīng)濟(jì)不斷發(fā)展，科學(xué)技術(shù)日新月異的今天，樓的高度已和經(jīng)濟(jì)發(fā)展同樣的速度成長起來。作為建筑的中樞神經(jīng)

26、，電梯起著不可或缺的作用，電梯作為建筑物內(nèi)的主要運(yùn)輸工具，像其他的交通工具一樣，已經(jīng)成為我們?nèi)粘Ｉ畹囊粋€(gè)不可缺少的組成部分。一個(gè)國家的電梯需求總量，主要受其經(jīng)濟(jì)增長速度、城市化水平、人口密度及數(shù)量、國家產(chǎn)業(yè)結(jié)構(gòu)等綜合因素的影響。在全球經(jīng)濟(jì)持續(xù)低迷的情況下，我國國民經(jīng)濟(jì)仍然以較高的速度持續(xù)增長，城市化水平不斷提高。這從客觀上導(dǎo)致了我國電梯行業(yè)的空前繁榮景象，我國已經(jīng)成為全球最大的電梯市場。上世紀(jì)80年代以來，隨著經(jīng)濟(jì)建設(shè)的持續(xù)高速發(fā)展，

27、我國電梯需求量越來越大?？傏厔菔巧仙?，目自口進(jìn)入了“第三次浪潮”，2004年總產(chǎn)量超過了8萬臺，而且目前還沒有減速的跡象。從1949年建國以來全國共生產(chǎn)安裝了6l萬多臺電梯。盡管如此，我國的電梯遠(yuǎn)未達(dá)到飽和的程度。全世界平均1000人有l(wèi)臺電梯，我國如果要達(dá)到這個(gè)水準(zhǔn)，還需要增加70萬臺。到那時(shí)候，全國在用電梯將達(dá)到130萬臺，每年僅報(bào)廢更新就需要6萬臺。到2005年，中國電梯的年產(chǎn)量達(dá)到13．5萬臺，與1980年相比，25年增長了5

28、9倍，產(chǎn)量每年平均增長</p><p>　　我國電梯行業(yè)已經(jīng)具備了很強(qiáng)的生產(chǎn)能力。興旺的電梯市場吸引了全世界所有的知名電梯公司，美國奧的斯、瑞士迅達(dá)、芬蘭通力、德國蒂森、同本三菱、日立、東芝、富士達(dá)等13家大型外商投資公司在國內(nèi)的市場份額達(dá)到了74％”。先進(jìn)技術(shù)和先進(jìn)管理的引進(jìn)對國內(nèi)電梯企業(yè)產(chǎn)生了強(qiáng)大的推動(dòng)作用。蘇州江南、山東百斯特、浙江巨人、上海華立、昌華、東莞飛鵬、寧波宏大、蘇州申龍和東南液壓電梯等一批優(yōu)秀的

29、電梯品牌看清了自己的定位與出路。目前國內(nèi)市場需要的電梯產(chǎn)品，我國電梯行業(yè)幾乎全部可以生產(chǎn)，不但大量替代了進(jìn)口，而且有一定的出口。國產(chǎn)電梯的技術(shù)水平和產(chǎn)品質(zhì)量正在穩(wěn)步提高[9]。自1985年我國參加了國際標(biāo)準(zhǔn)化組織ISO／TCl78以來，先后等同或等效采用了一批國際標(biāo)準(zhǔn)和先進(jìn)國家的標(biāo)準(zhǔn)。標(biāo)準(zhǔn)的高起點(diǎn)使我國電梯行業(yè)在技術(shù)上居于有利地位。許多新技術(shù)和新產(chǎn)品，如無機(jī)房電梯、無齒輪曳引機(jī)、永磁同步拖動(dòng)技術(shù)、遠(yuǎn)程監(jiān)控技術(shù)等，國際上也是剛剛出現(xiàn)，我國

30、就有許多企業(yè)可以生產(chǎn)了。國產(chǎn)電梯以其高質(zhì)量，低成本的優(yōu)勢贏得了越來越多的國內(nèi)外客戶，為逐步進(jìn)入國際市場創(chuàng)造了有利條件。</p><p>　　中國電梯在亞洲市場占有越來越重要的位置，每年銷售量己達(dá)l萬臺左右，約占亞洲市場的1/50，一些合資企業(yè)在出口創(chuàng)匯方面也做出了貢獻(xiàn)[10]。</p><p>　　當(dāng)今世界，電梯的生產(chǎn)情況與使用數(shù)量已經(jīng)成為衡量一個(gè)國家工業(yè)現(xiàn)代化程度的標(biāo)志之一。在一些發(fā)達(dá)的

31、工業(yè)國家，電梯的使用相當(dāng)普遍。</p><p>　　世界上有名的幾家電梯公司，諸如：美國奧的斯公司、瑞士訊達(dá)公司、日本三菱和日立公司、芬蘭科恩等，其電梯的產(chǎn)量已占世界市場的51％。其中，奧的斯公司和三菱公司是世界上最大的電梯生產(chǎn)企業(yè)[13]。目前，國外除了以交流電梯取代直流電梯以外，在低層樓房越來越多的使用液壓電梯。此外，家用小型電梯將成走電梯家族中新的組成部分。</p><p><

32、b>　　二、研究主要成果</b></p><p>　　電梯控制是屬于機(jī)電一體化研究領(lǐng)域，它涉及到多個(gè)方面，包括:機(jī)械工程、電子技術(shù)、電力電子技術(shù)、電機(jī)與拖動(dòng)理論、自動(dòng)控制理論、電力拖動(dòng)自動(dòng)控制系統(tǒng)、微機(jī)技術(shù)和土建工程等多個(gè)科學(xué)領(lǐng)域。</p><p>　　100多年來，我國電梯行業(yè)的發(fā)展經(jīng)歷以下幾個(gè)階段:①對進(jìn)口電梯的銷售、安裝、維護(hù)階段(1900-1949年)，這一階段我

33、國電梯擁有數(shù)量僅約1100多臺;②獨(dú)立自主、艱苦研制、生產(chǎn)階段(1950-1979年)，這一階段我國共生產(chǎn)安裝電梯約1萬臺;③建立三資企業(yè)，行業(yè)快速發(fā)展階段(自1980年至今)，這一階段我國共生產(chǎn)安裝電梯約40萬臺。目前，我國已經(jīng)成為世界最大的新裝電梯市場和最大的電梯生產(chǎn)國。并且還有著巨大市場和發(fā)展?jié)摿臻g。2002年，中國電梯行業(yè)電梯年產(chǎn)量首次突破6萬臺。中國電梯行業(yè)自改革開放以來第三次發(fā)展浪潮正在掀起。第一次出現(xiàn)在1986-1988

34、年，當(dāng)時(shí)適逢我國高層建筑業(yè)的大規(guī)模浪潮的第一次興起。第二次出現(xiàn)在1995-1997年。應(yīng)該說，隨著我國經(jīng)濟(jì)的增長，電梯市場一直保持著旺盛的需求。其次表現(xiàn)在企業(yè)的規(guī)模效益逐步展現(xiàn)。隨著我國經(jīng)濟(jì)平穩(wěn)持續(xù)的發(fā)展，尤其是住宅產(chǎn)業(yè)作為國民經(jīng)濟(jì)新增長點(diǎn)的提出，為電梯業(yè)的發(fā)展提供了良好的機(jī)遇。今后幾年，我國將年建住宅3. 5億平方米，公建項(xiàng)目1.2億平方米。隨著城市向大型化、高層化的發(fā)展，我國每年將需要電梯在40000臺以上。如此大的市場需求，將是電

35、</p><p><b>　　三、發(fā)展趨勢</b></p><p>　　電梯產(chǎn)業(yè)將走向信息化、網(wǎng)絡(luò)化的道路。電梯控制系統(tǒng)如何與網(wǎng)絡(luò)技術(shù)相結(jié)合將是未來電梯設(shè)計(jì)的主流趨勢。在21世紀(jì)的今天如何提供用戶滿意產(chǎn)品和服務(wù)已成為關(guān)系到各企業(yè)生死存亡問題。電梯上網(wǎng)能確保為客戶提供更優(yōu)質(zhì)全程的服務(wù)。在將來各大品牌廠家為了生存和發(fā)展都會在公共網(wǎng)絡(luò)系統(tǒng)中建立自己電梯網(wǎng)站（電梯專用平臺），

36、這也是一條必由之路。電梯上網(wǎng)主要能實(shí)現(xiàn)以下功能：</p><p>　?。?）用網(wǎng)絡(luò)把所有電梯監(jiān)管起來，保證電梯安全運(yùn)行，確保乘客安全。</p><p>　?。?）當(dāng)電梯出現(xiàn)故障時(shí)，電梯通過網(wǎng)絡(luò)向客戶服務(wù)中心發(fā)出信號使維保人員能及時(shí)準(zhǔn)確了解電梯出現(xiàn)故障的原因及相關(guān)信息，客戶的人身安全是否受到威脅，并在第一時(shí)間內(nèi)趕赴事故現(xiàn)場進(jìn)行搶修，同時(shí)通過網(wǎng)絡(luò)對在電梯內(nèi)乘客安慰，把電梯出現(xiàn)故障的負(fù)面影響降到

37、最低。</p><p>　?。?）也可以通過電梯網(wǎng)絡(luò)在規(guī)定時(shí)間內(nèi)自動(dòng)掃描每臺電梯內(nèi)各部件以發(fā)現(xiàn)事故隱患做到事先維修，減少停梯時(shí)間，提高企業(yè)的服務(wù)質(zhì)量。</p><p>　　1.3 本文的結(jié)構(gòu)安排</p><p>　　本文共分為4章，對課題的敘述結(jié)構(gòu)安排如下：</p><p>　　第１章中主要介紹課題背景與國內(nèi)外電梯控制研究現(xiàn)狀及主要研究成果和

38、未來發(fā)展方向。</p><p>　　第2章主要介紹了一下本設(shè)計(jì)的實(shí)現(xiàn)平臺，即對EDA技術(shù)，VHDL語言進(jìn)行了系統(tǒng)的介紹。</p><p>　　第3章是對電梯控制系統(tǒng)的分析，首先介紹了本系統(tǒng)設(shè)計(jì)的具體目的及控制要求，然后對設(shè)計(jì)原理及思路進(jìn)行了詳細(xì)的描述，最后是對電梯控制系統(tǒng)狀態(tài)圖的分析。</p><p>　　第4章主要是電梯控制系統(tǒng)的實(shí)體設(shè)計(jì)和仿真，首先，把MAX+P

39、LUSII進(jìn)行了介紹，然后對實(shí)體設(shè)計(jì)的具體介紹，最后對其進(jìn)行仿真， 實(shí)現(xiàn)課題所要求的整體功能。</p><p>　　第2章 電梯控制系統(tǒng)的實(shí)現(xiàn)平臺</p><p>　　2.1 EDA技術(shù)的簡介</p><p>　　2.1.1 EDA的概述</p><p>　　EDA在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)，EDA給出了一個(gè)企業(yè)級的數(shù)據(jù)架

40、構(gòu)的總體視圖，并按照電信企業(yè)的特征，進(jìn)行了框架和層級的劃分。 EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。 </p><p>　　20世紀(jì)90年代，國際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)

41、計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。 </p><p>　　EDA技術(shù)就是以

42、計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度[7]。 </p><p>　　利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可

43、以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理完成。 </p><p>　　現(xiàn)在對EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。</p>

44、<p>　　2.1.2 EDA的特點(diǎn)</p><p>　　(1)高層綜合和優(yōu)化</p><p>　　為了能更好地支持自頂向下的設(shè)計(jì)方法，現(xiàn)代的EDA工具能夠在系統(tǒng)進(jìn)行綜合和優(yōu)化，這樣就縮短了設(shè)計(jì)的周期，提高了設(shè)計(jì)效率。</p><p>　　(2)采用硬件描述語言進(jìn)行設(shè)計(jì)</p><p>　　采用硬件描述語言進(jìn)行電路與系統(tǒng)的描述是當(dāng)前

45、EDA技術(shù)的另一個(gè)特征。與傳統(tǒng)的原理圖設(shè)計(jì)方法相比，HDL語言更適合描述規(guī)模大的數(shù)字系統(tǒng)，它能夠使設(shè)計(jì)者在比較抽象的層次上對所設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)和邏輯功能進(jìn)行描述。采用HDL語言設(shè)計(jì)的突出優(yōu)點(diǎn)是：語言的公開性和利用性；設(shè)計(jì)與工藝的無關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設(shè)計(jì)；便于設(shè)計(jì)的復(fù)用，交流，保存和修改等。目前最常用的硬件描述語言有VHDL和Verilog HDL,它們都已經(jīng)成為IEEE標(biāo)準(zhǔn)。</p><p&g

46、t;　　(3)開放性和標(biāo)準(zhǔn)化</p><p>　　現(xiàn)代EDA工具普遍采用標(biāo)準(zhǔn)化和開放性框架結(jié)構(gòu)，任何一個(gè)EDA系統(tǒng)只要建立了一個(gè)符合標(biāo)準(zhǔn)的開放式框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具儀器進(jìn)行設(shè)計(jì)工作。這樣就可以實(shí)現(xiàn)各種EDA工具的優(yōu)化組合，并集成在一個(gè)易于管理的統(tǒng)一環(huán)境下，實(shí)現(xiàn)資源共享[11]。</p><p>　　2.1.3 EDA的應(yīng)用</p><p>　　隨

47、著電子技術(shù)的發(fā)展，可編程邏輯器件和EDA技術(shù)已廣泛應(yīng)用于通信、工業(yè)自動(dòng)化、智能儀表、圖像處理、計(jì)算機(jī)等領(lǐng)域。EDA(ElectronincDesign Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)，它提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)方法。EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動(dòng)了電子工業(yè)的發(fā)展。隨著EDA技術(shù)的發(fā)展，硬件電子電路的設(shè)計(jì)幾乎全部可以依靠計(jì)算機(jī)來完成，這樣就大大縮短了硬件電子電路設(shè)計(jì)的周期，從

48、而使制造商可以快速開發(fā)出品種多、批量小的產(chǎn)品，以滿足市場的眾多需求。EDA教學(xué)和產(chǎn)業(yè)界的技術(shù)推廣是當(dāng)今世界的一個(gè)技術(shù)熱點(diǎn)，EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項(xiàng)技術(shù)[4]。</p><p>　　2.2 FPGA的簡介 </p><p>　　目前以硬件描述語言（Verilog或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證

49、的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。 </p><p>　　系統(tǒng)設(shè)計(jì)是可以根據(jù)需要通過可編輯的連接吧FPGA內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路實(shí)驗(yàn)板被放在一個(gè)芯片里。一個(gè)出廠后的成品FPGA的

50、邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以FPGA可以完成所需要的邏輯功能。</p><p>　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到

51、一個(gè)類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）[8]。</p><p>　　2.2.1 CPLD與FPGA的關(guān)系</p><p>　　早在1980年代中期，F(xiàn)PGA已經(jīng)在PLD設(shè)備中扎根。CPLD和FPGA包括了一些相對大數(shù)量的可以編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個(gè)邏輯單元之間，而FPGA通常是在幾萬到幾百萬。</p><p&

52、gt;　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。CPLD是一個(gè)有點(diǎn)限制性的結(jié)構(gòu)。這個(gè)結(jié)構(gòu)由一個(gè)或者多個(gè)可編輯的結(jié)果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結(jié)果是缺乏編輯靈活性，但是卻有可以預(yù)計(jì)的延遲時(shí)間和邏輯單元對連接單元高比率的優(yōu)點(diǎn)。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。</p><p>　　CPLD和FPGA另外一個(gè)區(qū)別是大多數(shù)的FPGA含有高層

53、次的內(nèi)置模塊（比如加法器和乘法器）和內(nèi)置的記憶體。一個(gè)因此有關(guān)的重要區(qū)別是很多新的FPGA支持完全的或者部分的系統(tǒng)內(nèi)重新配置。允許他們的設(shè)計(jì)隨著系統(tǒng)升級或者動(dòng)態(tài)重新配置而改變。一些FPGA可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運(yùn)行[5]。</p><p>　　2.2.2 FPGA的工作原理</p><p>　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一

54、個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。</p><p>　　2.2.3 FPGA的基本特點(diǎn)</p><p>　　(1)采用FPGA設(shè)計(jì)ASIC電路(特定用途集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。</p>&

55、lt;p>　　(2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。</p><p>　　(3)FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。</p><p>　　(4)FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。</p><p>　　(5)FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL點(diǎn)評兼容。</p>

56、<p>　　可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。</p><p>　　FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。</p><p>　　加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PG

57、A恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。</p><p>　　2.3 VHDL語言的簡介</p><p>　　VHDL的英文全名是Very-Hi

58、gh-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底，VHDL被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。</p><p>　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將

59、一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。</p><p>　　2.3.1 VHDL語言的發(fā)展</p><p>　　在集成

60、電路制造工藝的發(fā)展的過程中，微電子設(shè)計(jì)工藝已經(jīng)達(dá)到了深亞微米時(shí)代，在EDA設(shè)計(jì)中主要有軟硬件協(xié)作設(shè)計(jì)的要求，現(xiàn)有的工具支持SOC設(shè)計(jì)尚有難度，迫切需要提高設(shè)計(jì)能力。在設(shè)計(jì)語言中，由于VHL和Verilog HDL是目前通用的設(shè)計(jì)語言，在設(shè)計(jì)大系統(tǒng)時(shí)，不夠方便直觀，所以需要進(jìn)一步完善。</p><p>　　電子產(chǎn)品隨著技術(shù)的進(jìn)步，更新?lián)Q代日新月異，而掌握電子產(chǎn)品開發(fā)研制的動(dòng)力源—EDA技術(shù)，是我們國家工程技術(shù)人員不

61、可推卸的責(zé)任，因?yàn)橹袊脑O(shè)計(jì)公司大多還處在發(fā)展的初級階段，所使用的設(shè)計(jì)工具都是幾年前國外的主流工具[8]。</p><p>　　2.3.2 VHDL語言的特點(diǎn) </p><p>　　VHDL語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點(diǎn)。歸納起來 ,VHDL 語言主要具有以下優(yōu)點(diǎn)：</p><p>　　(1)VH

62、DL語言功能強(qiáng)大,設(shè)計(jì)方式多樣</p><p>　　VHDL語言具有強(qiáng)大的語言結(jié)構(gòu),只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。同時(shí),它還具有多層次的電路設(shè)計(jì)描述功能。此外,VHDL語言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn),這是其他硬件描述語言所不能比擬的。VHDL語言設(shè)計(jì)方法靈活多樣,既支持自頂向下的設(shè)計(jì)方式, 也支持自底向上的設(shè)計(jì)方法; 既支持模塊化設(shè)計(jì)方法,也支持層次化設(shè)計(jì)

63、方法。</p><p>　　(2)VHDL語言具有強(qiáng)大的硬件描述能力</p><p>　　VHDL語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)，VHDL語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)

64、類型。VHDL語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。</p><p>　　(3)VHDL語言具有很強(qiáng)的移植能力</p><p>　　VHDL語言很強(qiáng)的移植能力主要體現(xiàn)在:對于同一個(gè)硬件電路的VHDL語言描述,它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺移植到另一個(gè)工作平臺上去執(zhí)行。</

65、p><p>　　(4) VHDL語言的設(shè)計(jì)描述與器件無關(guān)</p><p>　　采用 VHDL語言描述硬件電路時(shí), 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化, 而不需要考慮其他的問題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后 ,VHDL語言允許采用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。</p><p>　　(5)VHDL語言程序易于共享和

66、復(fù)用</p><p>　　VHDL語言采用基于庫(library)的設(shè)計(jì)方法。在設(shè)計(jì)過程中,設(shè)計(jì)人員可以建立各種可再次利用的模塊,一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級電路開始一步步地進(jìn)行設(shè)計(jì),而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊,將這些模塊存放在庫中,就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用[12]。</p><p>　　由于VHDL語言是一種描述、模擬、綜合、優(yōu)化和

67、布線的標(biāo)準(zhǔn)硬件描述語言,因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享,從而減小硬件電路設(shè)計(jì)的工作量,縮短開發(fā)周期。</p><p>　　2.3.3 VHDL語言的基本結(jié)構(gòu) </p><p>　　實(shí)體（Entity） 結(jié)構(gòu)體 (Architecture) 包集合(Package) 配(Configuration) 庫(Library)<

68、;/p><p>　　2.4 本章小結(jié) </p><p>　　本章講述了電梯控制系統(tǒng)的實(shí)現(xiàn)平臺。首先，對EDA技術(shù)進(jìn)行了描述及其特點(diǎn)與應(yīng)用。其次，對FPGA進(jìn)行了簡單的介紹，并與CPLD進(jìn)行了比較，同時(shí)對FPGA的工作原理，特點(diǎn)進(jìn)行了介紹。最后是對VHDL語言的發(fā)展，特點(diǎn)及基本結(jié)構(gòu)的介紹。</p><p>　　第3章 電梯控制系統(tǒng)的分析</p><p

69、>　　3.1 電梯設(shè)計(jì)的具體目的及控制要求</p><p>　　使用FPGA完成4層的電梯控制系統(tǒng)。要求指示電梯所在樓層位置等其他必要的信號。通過仿真結(jié)果驗(yàn)證其正確性。</p><p><b>　　系統(tǒng)的要求如下： </b></p><p>　?。?）每層電梯入口處設(shè)有上下請求開關(guān)，電梯內(nèi)設(shè)有顧客到達(dá)層次的停站請求開關(guān)。</p>

70、;<p>　?。?）設(shè)有電梯入口處位置指示裝置及電梯運(yùn)行模式(上升或下降)指示裝置。</p><p>　?。?）電梯到達(dá)有停站請求的樓層，開門指示燈亮，開門4秒后，電梯門關(guān)閉(開門指示燈滅)，電梯繼續(xù)進(jìn)行，直至執(zhí)行完最后一個(gè)請求信號后停留在當(dāng)前層。    </p><p>　?。?）能記憶電梯內(nèi)外所有請求，并按照電梯運(yùn)行規(guī)則按順序響應(yīng)，每個(gè)請求信

71、號保留至執(zhí)行后消除。    </p><p>　?。?）電梯運(yùn)行規(guī)則一當(dāng)電梯處于上升模式時(shí)，只響應(yīng)比電梯所在位置高的上樓請求信號，由下而上逐個(gè)執(zhí)行，直到最后一個(gè)上樓請求執(zhí)行完畢；如果高層有下樓請求，則直接升到由下樓請求的最高層，然后進(jìn)入下降模式。當(dāng)電梯處于下降模式時(shí)則與上升模式相反。    </p><p>　?。?）電梯初始狀態(tài)

72、為一層開門狀態(tài)。</p><p>　　3.2 電梯控制器設(shè)計(jì)方案與思路</p><p>　　3.2.1 總體設(shè)計(jì)方案</p><p>　　控制器的功能模塊，包括主控制器、樓層選擇器、狀態(tài)顯示器、譯碼器和樓層顯示器。乘客在電梯中選擇所要到達(dá)的樓層，通過主控制器的處理，電梯開始運(yùn)行，狀態(tài)顯示器顯示電梯的運(yùn)行狀態(tài)，電梯所在樓層數(shù)通過譯碼器譯碼從而在樓層顯示器中顯示。<

73、;/p><p>　　電梯控制器為其中的核心部件，控制其電梯的運(yùn)行情況，而其控制則由按鈕來決定，通過按鈕指示燈判斷電梯的工作狀態(tài)及顯示其運(yùn)行情況。電梯所處位置顯示通過譯碼器，再通過數(shù)據(jù)選擇器顯示到數(shù)碼管上。udsig和doorlight顯示電梯門和電梯的狀態(tài)。stoplight[4..1] fuplight[4..1] fdnlight[4..1] 顯示按鈕指示。Reset按鈕使電梯恢復(fù)到初始位置。樓層position

74、變化相應(yīng)的數(shù)碼管也跟著變。</p><p>　　圖 3-1 電梯控制器總體設(shè)計(jì)框圖</p><p>　　3.2.2 四層電梯控制器的設(shè)計(jì)思路</p><p>　　電梯控制器采用狀態(tài)機(jī)來實(shí)現(xiàn)，思路比較清晰。可以將電梯等待的每秒鐘以及開門、關(guān)門都看成一個(gè)獨(dú)立的狀態(tài)。由于電梯又是每秒上升或下降一層，所以就可以通過一個(gè)統(tǒng)一的1秒為周期的時(shí)鐘來觸發(fā)狀態(tài)機(jī)。根據(jù)電梯的實(shí)際工作情

75、況，可以把狀態(tài)機(jī)設(shè)置10個(gè)狀態(tài)，分別是“電梯停留在第1層”、“開門”、“關(guān)門”、“開門等待第1秒”、“開門等待第2秒”、“開門等待第3秒”、“開門等待第4秒”、“上升”、“下降”和“停止?fàn)顟B(tài)”。各個(gè)狀態(tài)之間的轉(zhuǎn)換條件可由上面的設(shè)計(jì)要求所決定。</p><p><b>　　狀態(tài)機(jī)的介紹</b></p><p>　　關(guān)于狀態(tài)機(jī)的一個(gè)極度確切的描述是它是一個(gè)有向圖形，由一組

76、節(jié)點(diǎn)和一組相應(yīng)的轉(zhuǎn)移函數(shù)組成。狀態(tài)機(jī)通過響應(yīng)一系列事件而“運(yùn)行”。每個(gè)事件都在屬于“當(dāng)前” 節(jié)點(diǎn)的轉(zhuǎn)移函數(shù)的控制范圍內(nèi)，其中函數(shù)的范圍是節(jié)點(diǎn)的一個(gè)子集。函數(shù)返回“下一個(gè)”（也許是同一個(gè)）節(jié)點(diǎn)。這些節(jié)點(diǎn)中至少有一個(gè)必須是終態(tài)。當(dāng)?shù)竭_(dá)終態(tài)，狀態(tài)機(jī)停止。 </p><p>　　包含一組狀態(tài)集（states）、一個(gè)起始狀態(tài)（start state）、一組輸入符號集（alphabet）、一個(gè)映射輸入符號和當(dāng)前狀態(tài)到下一狀態(tài)

77、的轉(zhuǎn)換函數(shù)（transition function）的計(jì)算模型。當(dāng)輸入符號串，模型隨即進(jìn)入起始狀態(tài)。它要改變到新的狀態(tài)，依賴于轉(zhuǎn)換函數(shù)。在有限狀態(tài)機(jī)中，會有有許多變量，例如，狀態(tài) 機(jī)有很多與動(dòng)作（actions）轉(zhuǎn)換(Mealy機(jī))或狀態(tài)（摩爾機(jī)）關(guān)聯(lián)的動(dòng)作，多重起始狀態(tài)，基于沒有輸入符號的轉(zhuǎn)換，或者指定符號和狀態(tài)（非定有 限狀態(tài)機(jī)）的多個(gè)轉(zhuǎn)換，指派給接收狀態(tài)（識別者）的一個(gè)或多個(gè)狀態(tài)，等等。</p><p>　

78、　傳統(tǒng)應(yīng)用程序的控制流程基本是順序的：遵循事先設(shè)定的邏輯，從頭到尾地執(zhí)行。很少有事件能改變標(biāo)準(zhǔn)執(zhí)行流程；而且這些事件主要涉及異常情況。“命令行實(shí)用程序”是這種傳統(tǒng)應(yīng)用程序的典型例子。</p><p>　　另一類應(yīng)用程序由外部發(fā)生的事件來驅(qū)動(dòng)—換言之，事件在應(yīng)用程序之外生成，無法由應(yīng)用程序或程序員來控制。具體需要執(zhí)行的代碼取決于接收到的事件，或者它 相對于其他事件的抵達(dá)時(shí)間。所以，控制流程既不能是順序的，也不能是事

79、先設(shè)定好的，因?yàn)樗蕾囉谕獠渴录Ｊ录?qū)動(dòng)的GUI應(yīng)用程序是這種應(yīng)用程序的典 型例子，它們由命令和選擇（也就是用戶造成的事件）來驅(qū)動(dòng)。</p><p>　　Web應(yīng)用程序由提交的表單和用戶請求的網(wǎng)頁來驅(qū)動(dòng)，它們也可劃歸到上述類 別。但是，GUI應(yīng)用程序?qū)τ诮邮盏降氖录杂幸欢ǔ潭鹊目刂?，因?yàn)檫@些事件要依賴于向用戶顯示的窗口和控件，而窗口和控件是由程序員控制的。Web應(yīng)用 程序則不然，因?yàn)橐坏┯脩舨扇〔辉陬A(yù)料之中

80、的操作（比如使用瀏覽器的歷史記錄、手工輸入鏈接以及模擬一次表單提交等等），就很容易打亂設(shè)計(jì)好的應(yīng)用程序邏輯。</p><p>　　顯然，必須采取不同的技術(shù)來處理這些情況。它能處理任何順序的事件，并能提供有意義的響應(yīng)——即使這些事件發(fā)生的順序和預(yù)計(jì)的不同。有限狀態(tài)機(jī)正是為了滿足這方面的要求而設(shè)計(jì)的。</p><p>　　有限狀態(tài)機(jī)是一種概念性機(jī)器，它能采取某種操作來響應(yīng)一個(gè)外部事件。具體采取

81、的操作不僅能取決于接收到的事件，還能取決于各個(gè)事件的相對發(fā)生順序。之所以能 做到這一點(diǎn)，是因?yàn)闄C(jī)器能跟蹤一個(gè)內(nèi)</p><p>　　部狀態(tài)，它會在收到事件后進(jìn)行更新。為一個(gè)事件而響應(yīng)的行動(dòng)不僅取決于事件本身，還取決于機(jī)器的內(nèi)部狀態(tài)。另外，采取 的行動(dòng)還會決定并更新機(jī)器的狀態(tài)。這樣一來，任何邏輯都可建模成一系列事件/狀態(tài)組合。 </p><p>　　狀態(tài)機(jī)可歸納為4個(gè)要素，即現(xiàn)態(tài)、條件、動(dòng)作

82、、次態(tài)。這樣的歸納，主要是出于對狀態(tài)機(jī)的內(nèi)在因果關(guān)系的考慮。“現(xiàn)態(tài)”和“條件”是因，“動(dòng)作”和“次態(tài)”是果。詳解如下：</p><p>　　現(xiàn)態(tài)：是指當(dāng)前所處的狀態(tài)。</p><p>　　條件：又稱為“事件”。當(dāng)一個(gè)條件被滿足，將會觸發(fā)一個(gè)動(dòng)作，或者執(zhí)行一次狀態(tài)的遷移。</p><p>　　動(dòng)作：條件滿足后執(zhí)行的動(dòng)作。動(dòng)作執(zhí)行完畢后，可以遷移到新的狀態(tài)，也可以仍舊保

83、持原狀態(tài)。動(dòng)作不是必需的，當(dāng)條件滿足后，也可以不執(zhí)行任何動(dòng)作，直接遷移到新狀態(tài)。</p><p>　　次態(tài)：條件滿足后要遷往的新狀態(tài)?！按螒B(tài)”是相對于“現(xiàn)態(tài)”而言的，“次態(tài)”一旦被激活，就轉(zhuǎn)變成新的“現(xiàn)態(tài)”了[13]。</p><p>　　3.3 電梯運(yùn)行流程圖</p><p>　　電梯上升流程圖如下圖：</p><p>　　圖3-2 電梯上

84、升流程圖</p><p>　　電梯下降流程圖如下圖：</p><p>　　圖3-3 電梯下降流程圖</p><p>　　電梯運(yùn)行控制流程圖如下圖:</p><p><b>　　電梯運(yùn)行控制流程圖</b></p><p>　　圖 3-4 電梯運(yùn)行控制流程圖</p><p>&

85、lt;b>　　3.4 本章小結(jié)</b></p><p>　　本章首先介紹電梯設(shè)計(jì)的具體目的及控制要求和電梯控制的設(shè)計(jì)方案及思路。其次，對電梯運(yùn)行原理的介紹，為了清晰明了繪制了流程圖即電梯上升流程圖，電梯下降流程圖，電梯運(yùn)行控制流程圖，使說明更加清晰。</p><p>　　第4章 電梯控制系統(tǒng)的實(shí)體設(shè)計(jì)與仿真</p><p>　　4.1 MAX+PL

86、US II的介紹</p><p>　　Max+plusII(或?qū)懗蒑axplus2,或MP2) 是Altera公司推出的的第三代PLD開發(fā)系統(tǒng)(Altera第四代PLD開發(fā)系統(tǒng)被稱為：QuartusII，主要用于設(shè)計(jì)新器件和大規(guī)模CPLD/FPGA).使用MAX+PLUSII的設(shè)計(jì)者不需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。設(shè)計(jì)者可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語言）建立設(shè)計(jì)，MAX+PLUSII把這些設(shè)計(jì)轉(zhuǎn)自

87、動(dòng)換成最終所需的格式。其設(shè)計(jì)速度非常快。對于一般幾千門的電路設(shè)計(jì)，使用MAX+PLUSII，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)內(nèi)完成。特別是在原理圖輸入等方面，Maxplus2被公認(rèn)為是最易使用，人機(jī)界面最友善的PLD開發(fā)軟件，特別適合初學(xué)者使用。在這里我們可以先看一看用FPGA／CPLD開發(fā)工具進(jìn)行電路設(shè)計(jì)的一般流程。</p><p>　　通常可將FPGA

88、/CPLD設(shè)計(jì)流程歸納為以下7個(gè)步驟，這與ASIC設(shè)計(jì)有相似之處。</p><p>　　1.設(shè)計(jì)輸入。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計(jì)的。自90年代初， Verilog、VHDL、AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。</p><p>　　2.前仿真（功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能是否有效。（ASCI設(shè)計(jì)中，這一步驟稱為

89、第一次Sign-off）PLD設(shè)計(jì)中，有時(shí)跳過這一步。</p><p>　　3.設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式(網(wǎng)表)轉(zhuǎn)化為軟件可識別的某種數(shù)據(jù)格式(網(wǎng)表)。</p><p>　　4.優(yōu)化。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)

90、表，這是減小電路規(guī)模的一條必由之路。</p><p>　　5.布局布線。在PLD設(shè)計(jì)中，3-5步可以用PLD廠家提供的開發(fā)軟件（如 Maxplus2）自動(dòng)一次完成。</p><p>　　6.后仿真（時(shí)序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。（ASCI設(shè)計(jì)中，這一步驟稱為第二次Sign—off）。</p><p>　　7.生產(chǎn)。布線和后仿真完成之

91、后，就可以開始ASCI或PLD芯片的投產(chǎn)。</p><p>　　4.2 電梯控制器的實(shí)體設(shè)計(jì) </p><p>　　首先考慮輸入端口，一個(gè)異步復(fù)位端口reset，用于在系統(tǒng)不正常時(shí)回到初始狀態(tài)；在電梯外部，必須有升降請求端口，一層是最低層，不需要有下降請求，四層是最高層，不需要有上升請求，二三層則上升、下降請求端口都有；在電梯的內(nèi)部，應(yīng)該設(shè)有各層停留的請求端口：一個(gè)電梯時(shí)鐘輸入端口，該輸入

92、時(shí)鐘以1秒為周期，用于驅(qū)動(dòng)電梯的升降及開門關(guān)門等動(dòng)作；另有一個(gè)按鍵時(shí)鐘輸入端口，時(shí)鐘頻率比電梯時(shí)鐘高。</p><p>　　其次是輸出端口，有升降請求信號以后，就得有一個(gè)輸出端口來指示請求是否被響應(yīng)，有請求信號以后，該輸出端口輸出邏輯‘l’。被響應(yīng)以后則恢復(fù)邏輯‘0’；同樣，在電梯內(nèi)部也應(yīng)該有這樣的輸出端口來顯示各層停留是否被響應(yīng)；在電梯外部，需要一個(gè)端口來指示電梯現(xiàn)在所處的位置；電梯開門關(guān)門的狀態(tài)也能用一個(gè)輸出

93、端口來指示；為了觀察電梯的運(yùn)行是否正確，可以設(shè)置一個(gè)輸出端口來指示電梯的升降狀態(tài)。</p><p>　　4.2.1 電梯控制器的結(jié)構(gòu)體設(shè)計(jì)</p><p>　　首先說明一下狀態(tài)。狀態(tài)機(jī)設(shè)置了10個(gè)狀態(tài)，分別是電梯停留在l層(stoponl)、開門(dooropen)、關(guān)門(doorclose)、開門等待第1秒(waitl)、開門等待第2秒(wait2)、開門等待第3秒(wait3)、開門等

94、待第4秒(wait4)、上升(up)、下降(down)和停止(stop)。在實(shí)體說明定義完端口之后，在結(jié)構(gòu)體architecture和begin之間需要有如下的定義語句，來定義狀態(tài)機(jī)。 </p><p>　　type state_type</p><p>　　is(stopon1,dooropen,doorclose,waitl,wait1,wait2,wait3,wait4,up,dow

95、n,stop);</p><p>　　signal state:state_type:=stopon1;</p><p>　　signal clearup,cleardn,buttclk,fliclk:std_logic;</p><p>　　signal q : std_logic_vector(3 downto 0); </

96、p><p>　　在結(jié)構(gòu)體中，設(shè)計(jì)了倆個(gè)進(jìn)程互相配合，一個(gè)是狀態(tài)機(jī)進(jìn)程作為主要進(jìn)程，另外一個(gè)是信號燈控制進(jìn)程作為輔助進(jìn)程。狀態(tài)機(jī)進(jìn)程中的很多判斷條件是以信號燈進(jìn)程產(chǎn)生的信號燈信號為依據(jù)的，而信號燈進(jìn)程中信號燈的熄滅又是由狀態(tài)機(jī)進(jìn)程中傳出的clearup和cleardn信號來控制。</p><p>　　在狀態(tài)機(jī)進(jìn)程中，在電梯的上升狀態(tài)中，通過對信號燈的判斷，決定下一個(gè)狀態(tài)是繼續(xù)上升還是停止；在電梯

97、下降狀態(tài)中，也是通過對信號燈的判斷，決定下一個(gè)狀態(tài)是繼續(xù)下降還是停止；在電梯停止?fàn)顟B(tài)中，判斷是最復(fù)雜的，通過對信號的判斷，決定電梯是上升、下降還是停止。</p><p>　　在信號燈控制進(jìn)程中，由于使用了專門的頻率較高的按鍵時(shí)鐘，所以使得按鍵的靈敏度增大，但是時(shí)鐘頻率不能過高，否則容易使按鍵過于靈敏。按鍵后產(chǎn)生的點(diǎn)亮的信號燈(邏輯值為‘1’)用于作為狀態(tài)機(jī)進(jìn)程中的判斷條件，而clearup和cleardn信號為邏

98、輯‘1’使得相應(yīng)的信號燈熄滅。</p><p>　　四層電梯控制器的VHDL描述模塊流程如圖4-1所示。</p><p>　　圖4-1 四層電梯控制器的VHDL描述模塊流程圖</p><p>　　四層電梯控制器的源代碼(見附錄)可知： </p><p>　　(1)本程序設(shè)計(jì)調(diào)用了IEEE庫，IEEE庫是VHDL設(shè)計(jì)中最為常用的庫，它包含有IE

99、EE標(biāo)準(zhǔn)的程序包和其他一些支持工業(yè)標(biāo)準(zhǔn)的程序包。</p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_arith.all;</p><p>　　use ieee.std_logic_unsigned.all;&l

100、t;/p><p>　　(2)以關(guān)鍵詞ENTITY引導(dǎo)，END ENTITY flift 結(jié)尾的語句部分，成為實(shí)體。VHDL的實(shí)體描述了電路器件的外部情況及各信號端口的基本性質(zhì)。本設(shè)計(jì)定義了關(guān)于四層電梯控制器用到的各類時(shí)鐘、異步復(fù)位按鍵、信號燈指示、電梯的請求。端口模式主要就是IN、BUFFER、OUT端口。及定義了各端口信號的數(shù)據(jù)類型，主要是STD_LOGIC(標(biāo)準(zhǔn)邏輯位數(shù)據(jù)類型)、INTEGER(整數(shù)類型)、STD

101、_LOGIC_VECTOR(標(biāo)準(zhǔn)邏輯矢量數(shù)據(jù)類型)。這些都滿足上面調(diào)用的IEEE庫中的程序包。</p><p>　　entity flift is</p><p>　　port(clk,reset,up1,up2,down2,down3,stop1,stop2,stop3: in std_logic;</p><p>　　uplight,downlight,stop

102、light: buffer std_logic_vector(3 downto 1);</p><p>　　udsig:buffer std_logic;</p><p>　　position:buffer integer range 1 to 3;</p><p>　　doorlight:out std_logic);</p><p>　　

103、end flift;</p><p>　?。?)以關(guān)鍵詞ARCHITECTURE引導(dǎo)，END ARCHITECTURE behav結(jié)尾的語句部分，稱為結(jié)構(gòu)體。結(jié)構(gòu)體負(fù)責(zé)描述電路器件的內(nèi)部邏輯功能或電路結(jié)構(gòu)。本設(shè)計(jì)定義了lO個(gè)狀態(tài)。描述了在四層電梯中出現(xiàn)的各種可能的情況作為控制電梯的主要進(jìn)程。信號燈控制作為輔助進(jìn)程。</p><p>　　4.2.2 電梯主控制模塊 </p>

104、<p>　　電梯主控制模塊端口說明：</p><p>　　clk 電梯時(shí)鐘信號 udsig 電梯上升下降顯示</p><p>　　reset 復(fù)位鍵 up1 一樓上樓按鈕 </p><p>　　up2 二樓上樓按鈕 up3 三樓上樓按

105、鈕</p><p>　　down2 二樓下樓按鈕 down3 三樓下樓按鈕</p><p>　　down4 四樓下樓按鈕 stop1 電梯內(nèi)部一樓按鈕</p><p>　　stop2 電梯內(nèi)部二樓按鈕 stop3 電梯內(nèi)部三樓按鈕</p><p>　　stop

106、4 電梯內(nèi)部四樓按鈕 uplight[4..1] 每樓層上升指示燈</p><p>　　downlight[4..1] 每樓層下降指示燈 stoplight[4..1] 電梯內(nèi)部樓層指示燈 </p><p>　　position[2..0] 樓層位置顯示 doorlight 電梯門狀態(tài)顯示 </p><p><

107、;b>　　如圖:</b></p><p>　　圖 4-2 電梯主控模塊</p><p>　　4.2.3 電梯譯碼器模塊 </p><p><b>　　如圖：</b></p><p>　　圖 4-3 電梯譯碼器模塊</p><p>　　電梯譯碼器模塊端口說明:</p>

108、<p>　　aaa[2..0] 樓層位置輸出端 bbb[3..0] 譯碼輸出端</p><p><b>　　邏輯功能表如表： </b></p><p>　　表 4-1 電梯譯碼器邏輯功能表</p><p>　　4.2.4 電梯數(shù)據(jù)選擇器模塊</p><p><b>　　如圖：&

109、lt;/b></p><p>　　圖4-4 電梯數(shù)據(jù)選擇模塊</p><p>　　數(shù)據(jù)選擇器模塊端口說明：</p><p>　　input[3..0] 譯碼器輸入端 output[6..0] 數(shù)據(jù)選擇器輸出端</p><p><b>　　邏輯功能表如表: </b></p><