eda數(shù)字鐘課程設(shè)計

1、<p>　　《可編程邏輯器件原理及應(yīng)用》課程</p><p><b>　　綜合設(shè)計報告書</b></p><p>　　姓 名： </p><p>　　班 級： </p><p>　　學(xué) 號： </p><p>

2、　　時 間： </p><p>　　指導(dǎo)教師： </p><p>　設(shè)計題目數(shù)字鐘</p><p>　設(shè)計要求和任務(wù)1）時鐘計數(shù)：完成時、分、秒的正確計時并且顯示所計的數(shù)字；對秒、分——60進(jìn)制計數(shù)，即從0到59循環(huán)計數(shù)，時鐘——24進(jìn)制計數(shù)，即從0到23循環(huán)計數(shù)，并且在數(shù)碼管上顯示數(shù)值。2）時間設(shè)置：手動調(diào)節(jié)分鐘、小時，可以對所設(shè)計

3、的時鐘任意調(diào)時間，這樣使數(shù)字鐘真正具有使用功能。3）清零功能：reset為復(fù)位鍵，低電平時實現(xiàn)清零功能，高電平時正常計數(shù)?？梢愿鶕?jù)我們自己任意時間的復(fù)位。</p><p>　設(shè)計過程(包括：設(shè)計方案、原理、 程序與仿真結(jié)果、實驗結(jié)果、收獲和體會等)根據(jù)總體方框圖及各部分分配的功能可知，本系統(tǒng)可以由秒計數(shù)器、分鐘計數(shù)器、小時計數(shù)器、整點報時、分的調(diào)整以及小時的調(diào)整和一個頂層文件構(gòu)成。采用自頂向下的設(shè)計方法，子模塊利

4、用VHDL語言設(shè)計，頂層文件用原理圖的設(shè)計方法。顯示：小時采用24進(jìn)制，而分鐘和秒均60進(jìn)制細(xì)化框圖編寫程序、仿真和分析1、秒計數(shù)器1）VHDL語言描述程序見附錄2）秒計數(shù)器的仿真波形圖3）波形分析利用60進(jìn)制計數(shù)器完成00到59的循環(huán)計數(shù)功能，當(dāng)秒計數(shù)至59時，再來一個時鐘脈沖則產(chǎn)生進(jìn)位輸出，即enmin=1；reset作為復(fù)位信號低電平有效，即高電平時正常循環(huán)計數(shù)，低電平清零。因為這種60進(jìn)制的VHDL語言是很好寫的，它并不復(fù)雜，再