處理器Y-行為及其相關(guān)性能優(yōu)化的研究.pdf

1、隨著集成電路工藝的進步，處理器系統(tǒng)的軟差錯率 SER（Soft Error Rate）將急劇增加，其原因包括以下幾方面因素：一、晶體管工作電壓的降低減小了集成電路噪聲容限，使芯片更易受瞬態(tài)故障的影響；二、處理器主頻的提高使其故障率增加；三、集成度的提高使得芯片中晶體管數(shù)量呈指數(shù)性增長，從而增加了芯片總體故障數(shù)量。據(jù) Premkishore預測，到2011年由于空間粒子輻射等原因造成的芯片軟差錯率可以與現(xiàn)在不加任何防護措施的存儲器相比。近

2、年來，處理器系統(tǒng)的可信性問題引起了業(yè)界極大關(guān)注，處理器的可信性已經(jīng)像高性能、低功耗一樣成為了人們關(guān)注的熱點。
　　Nicholas對分支指令的容錯行為進行了探索性研究，揭示了一個驚人屬性：大約40％的動態(tài)分支和50%的誤預測分支指令的執(zhí)行結(jié)果不影響程序的正確性，并稱之為Y-分支。本文對Y-分支進行擴展，提出 Y-行為研究的課題。Y-行為即與處理器有關(guān)的容錯行為，具體來說是指處理器及其組成部件或者處理器中運行的軟件本身所固有的容錯行

3、為。本文對處理器Y-行為及其相關(guān)高性能優(yōu)化機制進行深入研究，揭示處理器Y-行為，發(fā)掘其潛在的利用機制，促進處理器容錯技術(shù)與高性能技術(shù)的融合與發(fā)展。
　　首先，本文提出一種比較全面的處理器容錯技術(shù)分類方法。在此基礎(chǔ)上，以處理器容錯技術(shù)發(fā)展趨勢為線索，對目前流行的處理器結(jié)構(gòu)、微結(jié)構(gòu)容錯機制，以及不同層次上有代表性的最新研究成果作了介紹和分析。并對處理器容錯研究的技術(shù)趨勢及其發(fā)展方向進行了總結(jié)，包括：處理器結(jié)構(gòu)/微結(jié)構(gòu)級容錯行為的量化研

4、究，容錯/高性能/低功耗技術(shù)的融合與均衡，處理器Y-行為研究與應用等。
　　其次，通過 Y-行為樹對Y-行為進行了分類和描述，Y-行為可以分為軟件和硬件兩個不同的層次。處理器及其不同組成部件其 Y-行為各異，軟件層次 Y-行為不僅與應用程序本身的特點有關(guān)，而且與程序運行的處理器結(jié)構(gòu)直接相關(guān)。
　　在此基礎(chǔ)上，首先研究了分支預測器結(jié)構(gòu)級 Y-行為。其次，通過在結(jié)構(gòu)級和指令級對應地進行故障注入，對具有代表性的桌面級和嵌入式應用中

5、典型基準分支指令的Y-行為，即 Y-分支進行了深入研究，對軟件層次 Y-行為的結(jié)構(gòu)級因素進行了系統(tǒng)的分析和揭示。
　　再次，本文對程序結(jié)構(gòu)級控制無關(guān) Y-行為，即處理器的誤預測指令流重新匯聚到正確路徑設(shè)計了動態(tài)檢測機制，為控制無關(guān) Y-行為的性能優(yōu)化奠定基礎(chǔ)。之后，圍繞高性能的主題，探討了基于控制無關(guān) Y-行為的兩種高性能優(yōu)化機制——指令級與基本塊級動態(tài)重用，并描述了處理器微結(jié)構(gòu)的具體實現(xiàn)。
　　最后，提出了獨特的基于硬件實