基于FPGA的JPEG2000 5-3提升小波研究與實現(xiàn).pdf

1、傳統(tǒng)的圖像壓縮標(biāo)準(zhǔn)(JPEG)是基于DCT變換的，在壓縮率較高的情況下存在馬賽克效應(yīng)并且解壓縮后圖像的主觀質(zhì)量不高。新的壓縮標(biāo)準(zhǔn)JPEG2000改善了這些特性，在較高壓縮率下仍然能得到很好的圖像質(zhì)量，而且支持漸進傳輸、ROI、以及有損和無損壓縮。在很多場合下需要對圖像進行實時的無損壓縮，但是由于JPEG2000變換編碼和熵編碼算法復(fù)雜，運算強度高，現(xiàn)有的通用CPU加軟件處理的方案難以達到目的，或者需要付出高昂的代價。設(shè)計用FPGA實現(xiàn)J

2、PEG2000的圖像壓縮是一個很好的選擇，因為硬件可以獲得比軟件高得多的速度。 本文對JPEG2000的核心部分——小波變換編碼進行了FPGA實現(xiàn)技術(shù)方面的研究，研究了一種基于預(yù)測和提升電路復(fù)用的折疊電路結(jié)構(gòu)，這種電路結(jié)構(gòu)充分利用5/3提升小波變換有利于硬件實現(xiàn)的特點，達到了較高的性能。它不同于已有的基于長流水線或者折疊電路的結(jié)構(gòu)，具有以下特點：小波變換電路采用了基于行輸入的電路結(jié)構(gòu)，減少了存儲單元的需求量，同時提高了電路的獨立

3、性和可移植性；運用預(yù)測電路和更新電路復(fù)用的方式，提高硬件利用率到100％，同時簡化了地址控制單元；針對周期鏡像邊界延拓的運算特點，采用了“內(nèi)嵌邊界延拓”的電路結(jié)構(gòu)，無需對輸入數(shù)據(jù)進行預(yù)處理；在對電路時序進行詳細分析的基礎(chǔ)上，在關(guān)鍵路徑上加入流水寄存器，提高了器件運行的速度。 運用HDL語言程序?qū)崿F(xiàn)了本文提出的電路結(jié)構(gòu)，在EDA工具中進行了綜合，生成了RTL級電路，并且進行了綜合后仿真。仿真結(jié)果表明設(shè)計完全正確，并且得到了很好的性