基于DSP和FPGA的高速高精度數(shù)據(jù)采集系統(tǒng).pdf

1、隨著現(xiàn)代測(cè)試技術(shù)的發(fā)展，要求能夠?qū)Ω黝愇⑷跣盘?hào)、高頻信號(hào)以及復(fù)雜信號(hào)進(jìn)行快速、精確的記錄和測(cè)量，對(duì)數(shù)據(jù)采集系統(tǒng)的采樣速率、精度、存儲(chǔ)量等提出了越來(lái)越高的要求。本文針對(duì)這種情況，充分利用DSP(數(shù)字信號(hào)處理器)強(qiáng)大的控制及數(shù)字信號(hào)處理能力，配合CPLD/FPGA(復(fù)雜可編程邏輯器件/現(xiàn)場(chǎng)可編程門陣列)高速靈活的數(shù)字邏輯電路實(shí)現(xiàn)能力，提出一種基于DSP+FPGA結(jié)構(gòu)的12位精度數(shù)據(jù)采集系統(tǒng)，其最大理論采樣速率達(dá)250MSPS。
　　

2、 系統(tǒng)主要側(cè)重于高采樣速率實(shí)現(xiàn)方法、數(shù)據(jù)存儲(chǔ)、系統(tǒng)控制、數(shù)據(jù)傳輸控制等幾個(gè)方面的研究：
　　 在采樣速率方面，系統(tǒng)采用了雙ADC時(shí)間交替采樣技術(shù)，使系統(tǒng)在采樣速率250MSPS時(shí)仍然保持12位精度，解決了當(dāng)前的高精度單片ADC的采樣速率偏低并難以購(gòu)買的問(wèn)題，具有較好的性價(jià)比。
　　 在數(shù)據(jù)存儲(chǔ)方面，系統(tǒng)采用分相存儲(chǔ)技術(shù)，對(duì)高速數(shù)據(jù)流進(jìn)行分相之后再存儲(chǔ)到四片靜態(tài)隨機(jī)存儲(chǔ)器中，使總存儲(chǔ)容量達(dá)到1M字。這種方案既解決了大容量靜

3、態(tài)隨機(jī)存儲(chǔ)器的低存儲(chǔ)速度與高速ADC的高速采樣數(shù)據(jù)流之間的速率匹配問(wèn)題，又達(dá)到了用低速的、便宜的大容量存儲(chǔ)器實(shí)現(xiàn)高速大容量數(shù)據(jù)存儲(chǔ)的目的。
　　 在系統(tǒng)控制方面，通過(guò)采用CPLD和FPGA等功能強(qiáng)大的可編程邏輯器件，結(jié)合VHDL硬件描述語(yǔ)言編程實(shí)現(xiàn)了數(shù)據(jù)存儲(chǔ)控制、觸發(fā)控制、時(shí)鐘同步控制等復(fù)雜邏輯控制，提高了系統(tǒng)的可靠性和集成度，降低了功耗。
　　 在數(shù)據(jù)傳輸方面，用DSP擴(kuò)展低成本的USB接口芯片，通過(guò)固件編程實(shí)現(xiàn)了與上

4、位機(jī)之間的USB總線通訊，數(shù)據(jù)傳輸快而且可靠。
　　 設(shè)計(jì)的系統(tǒng)具有精度高、采樣速率快且可調(diào)、數(shù)據(jù)存儲(chǔ)容量大、可觸發(fā)控制、與上位機(jī)之間數(shù)據(jù)傳輸快等特點(diǎn)，既可作為獨(dú)立的數(shù)據(jù)采集模塊運(yùn)行，也可以與上位機(jī)配合完成采集任務(wù)，設(shè)計(jì)比較合理。
　　 課題最后完成了硬件電路設(shè)計(jì)和相關(guān)軟件設(shè)計(jì)，并對(duì)電路的主要控制電路進(jìn)行了仿真分析。通過(guò)仿真分析，證明設(shè)計(jì)方案有效可行，也說(shuō)明DSP+FPGA是實(shí)現(xiàn)高速數(shù)據(jù)采集的一種理想架構(gòu)，可以實(shí)現(xiàn)數(shù)據(jù)的