基于StarFabric總線的實(shí)時(shí)信號(hào)處理卡設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著航空電子系統(tǒng)的任務(wù)量日益龐大，系統(tǒng)對(duì)信號(hào)處理的要求越來(lái)越高，其中包括大容量的數(shù)據(jù)、高度復(fù)雜的算法和實(shí)時(shí)運(yùn)算速度。因此，基于高速傳輸總線技術(shù)的實(shí)時(shí)信號(hào)處理系統(tǒng)的研究、設(shè)計(jì)及實(shí)現(xiàn)對(duì)目前的航空電子系統(tǒng)的發(fā)展具有非常重要的現(xiàn)實(shí)意義。 本文主要針對(duì)航空電子系統(tǒng)中多種機(jī)載傳感器的實(shí)時(shí)信號(hào)處理而設(shè)計(jì)，其設(shè)計(jì)的關(guān)鍵是：實(shí)現(xiàn)高速的數(shù)據(jù)傳輸能力和強(qiáng)大的信號(hào)處理能力。為了實(shí)現(xiàn)這一目標(biāo)，本設(shè)計(jì)采用基于StarFabric總線的分布式多DSP并行處理

2、結(jié)構(gòu)，通過(guò)采用StarFabric交換互聯(lián)技術(shù)來(lái)解決板間大數(shù)據(jù)量通信，利用多個(gè)DSP并行處理來(lái)實(shí)現(xiàn)強(qiáng)信號(hào)處理能力。 信號(hào)處理卡的完整設(shè)計(jì)流程包括方案設(shè)計(jì)、原理圖設(shè)計(jì)、PCB設(shè)計(jì)、FPGA邏輯設(shè)計(jì)與調(diào)試、DSP底層程序開(kāi)發(fā)與調(diào)試等。本文主要完成了以下工作： 首先，本文完成了基于StarFabric總線的實(shí)時(shí)信號(hào)處理卡的原理圖設(shè)計(jì)，主要包括DSP、FPGA、SDRAM、DPRAM、FLASH、CPCI接口電路、StarFab

3、ric接口電路、JTAG電路、電源電路以及時(shí)鐘電路等。 其次，本文利用TI公司的DSP集成開(kāi)發(fā)環(huán)境CCS完成了信號(hào)處理卡的DSP底層程序設(shè)計(jì)與開(kāi)發(fā)，并通過(guò)與綜合化核心處理機(jī)(ICP)中的數(shù)據(jù)處理模塊之間的通信且在FPGA邏輯的配合下完成了DSP底層程序的調(diào)試工作，實(shí)現(xiàn)了板內(nèi)各DSP之間的全互連通信以及DSP與外部模塊之間的兩條通信鏈路。 最后，本文在此信號(hào)處理卡上實(shí)現(xiàn)了合成孔徑雷達(dá)RD成像算法，獲得了成像結(jié)果，驗(yàn)證了本信