微處理器IP軟核的研究.pdf_第1頁(yè)
已閱讀1頁(yè)，還剩114頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、HGD08C01軟核是由合肥工業(yè)大學(xué)微電設(shè)計(jì)研究所自主開(kāi)發(fā)的,與Rockwell公司6502兼容的8位復(fù)雜指令集(CISC)微處理器,主要用于通訊、多媒體、工業(yè)控制、儀器儀表和空間技術(shù)等領(lǐng)域.該論文先后經(jīng)歷了反向解剖、提取原設(shè)計(jì)思想、確定系統(tǒng)空間/時(shí)間結(jié)構(gòu)、RTL級(jí)設(shè)計(jì)、FPGA驗(yàn)證、ASIC驗(yàn)證及實(shí)現(xiàn)階段.08C01軟核的設(shè)計(jì)包括時(shí)鐘網(wǎng)絡(luò)模塊、指令充碼模塊、ALU運(yùn)算模塊、地址運(yùn)算模塊、寄存器模塊、中斷復(fù)位模塊以及外部接口模塊等7個(gè)功

2、能塊.軟核采用Verilog HDL語(yǔ)言描述后,分別使用Cadence Verilog-XL和Synopsys Analyzer進(jìn)行RTL級(jí)仿真、綜合、門(mén)級(jí)仿真并獲得通過(guò).同時(shí),采用清華大學(xué)提供的1.2um工藝庫(kù)pvsc120利用上述EDA工具以及Auant!公司的COMPASS軟件進(jìn)行綜合、門(mén)級(jí)仿真和自動(dòng)布局布線(xiàn),同時(shí)還進(jìn)行了設(shè)計(jì)規(guī)則檢查以及網(wǎng)表比較,得到的微處理器規(guī)模為4000門(mén)左右,目前正處于流片階段.此外,本設(shè)計(jì)還進(jìn)行了FPGA

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論