基于FPGA的QPSK調(diào)制解調(diào)器的設(shè)計.pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、QPSK調(diào)制是現(xiàn)代通信領(lǐng)域廣泛應(yīng)用的數(shù)字調(diào)制方式，其頻帶利用率高，在相同誤比特率下所需的信噪比比較低，電路結(jié)構(gòu)比較簡單?，F(xiàn)場可編程門陣列(FieldProgrammableGateArray，F(xiàn)PGA)具有功能強大，開發(fā)過程投資小、周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等特點，用FPGA實現(xiàn)調(diào)制解調(diào)電路，不僅降低了產(chǎn)品成本，減小了設(shè)備體積，滿足了系統(tǒng)的需要，而且比專用芯片具有更大的靈活性和可控性。本文將對基帶數(shù)據(jù)速率1Mb/

2、s，載波頻率10MHz的QPSK調(diào)制解調(diào)器進行設(shè)計。
　　本文首先介紹了QPSK系統(tǒng)的基本理論，包括調(diào)制和解調(diào)的基本原理，給出了設(shè)計的框圖。調(diào)制部分介紹了數(shù)字控制振蕩器(NCO)和成形濾波器的實現(xiàn)原理。解調(diào)原理中分析了QPSK解調(diào)中常用的科斯塔斯(Costas)環(huán)的基本原理和位同步全數(shù)字鎖相環(huán)的實現(xiàn)原理。其次對解調(diào)器中的關(guān)鍵電路鎖相環(huán)進行了詳細的分析，在介紹鎖相環(huán)的基本原理和跟蹤性能的基礎(chǔ)上重點推導(dǎo)了鎖相環(huán)的噪聲性能。在此基礎(chǔ)上，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論