版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著通信系統(tǒng)數(shù)據(jù)傳輸速率的不斷增加,串行差分信號(hào)傳輸技術(shù)在高速數(shù)據(jù)傳輸領(lǐng)域得到了越來(lái)越多的應(yīng)用,但同時(shí),在數(shù)據(jù)傳輸速率達(dá)到數(shù)Gbps以上時(shí),傳輸通道的帶限特性嚴(yán)重惡化了傳輸信號(hào)的完整性,為了在帶限通道中傳輸更高的數(shù)據(jù)率,具有均衡功能的高速接口電路成為片間通信領(lǐng)域重要的研究方向。
根據(jù)數(shù)據(jù)傳輸系統(tǒng)發(fā)展趨勢(shì)以及接口電路面臨的問(wèn)題和挑戰(zhàn),本文設(shè)計(jì)了一款應(yīng)用于通道損耗在奈奎斯特頻率處達(dá)18.7dB的背板環(huán)境的CML串行接口電路,該接口
2、電路傳輸數(shù)據(jù)率達(dá)10Gbps,并具有信號(hào)丟失檢測(cè)功能。設(shè)計(jì)采用SMIC130nm CMOS工藝,發(fā)送端使用了5抽頭的基于FIR濾波器的預(yù)加重電路,接收端使用了2抽頭的判決反饋均衡器。本文研究?jī)?nèi)容有以下幾個(gè)方面。
1.研究了基帶傳輸通道的各種非理想因素對(duì)信號(hào)完整性的影響,提出了解決這些因素的方法,分析了碼間串?dāng)_的產(chǎn)生原因以及系統(tǒng)中采用均衡技術(shù)的必要性。
2.研究并應(yīng)用了并聯(lián)峰化、電容中和與有源負(fù)反饋等幾種提高電路帶寬的
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速SERDES接口的關(guān)鍵電路設(shè)計(jì).pdf
- 高速ADC的輸入輸出接口電路設(shè)計(jì).pdf
- 超高速ADC-DAC中高速CML串行接口電路的研究與設(shè)計(jì).pdf
- ARM+FPGA的多路高速AD接口電路設(shè)計(jì).pdf
- IPoverCCSDS適配器高速接口電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 2.7ghz高速接口電路的esd電路設(shè)計(jì)及仿真分析
- 基于Interlaken的高速數(shù)據(jù)傳輸接口電路設(shè)計(jì).pdf
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- JATG接口電路設(shè)計(jì).dwg
- DSP集成電路設(shè)計(jì)與研究——高速串行外設(shè)接口.pdf
- 用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計(jì).pdf
- CMOS SENSOR接口的ASIC電路設(shè)計(jì).pdf
- 帶有均衡與預(yù)加重的1.25gbpsmuxdemux芯片的設(shè)計(jì)
- smic0.13um工藝下用于dvi接口的高速pll電路設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論