基于AMR標準的語音編碼VLSI設(shè)計.pdf

1、隨著現(xiàn)代無線多媒體通信的發(fā)展，以及當前通信系統(tǒng)有限的帶寬資源，發(fā)展高質(zhì)量和低碼率的的語音編碼器成為很迫切的課題。AMR（自適應多速率）語音編碼器由于其低碼率和高質(zhì)量，使之在通信和多媒體領(lǐng)域得到廣泛應用，同時由于集成電路設(shè)計方法學和工具軟件的不斷發(fā)展，低成本、低功耗、高性能的AMR語音編碼器已經(jīng)完全可以實現(xiàn)。
　　對AMR編碼器的原理作了深入的研究，并對算法的C實現(xiàn)做了詳細的模擬和分析。根據(jù)模擬得到的數(shù)據(jù)，針對AMR語音編碼標準的算

2、法特點，提出了一種“DSP軟核+ASIC加速器”的體系結(jié)構(gòu)。在設(shè)計好體系結(jié)構(gòu)后，對編碼器算法進行具體的硬件建模。首先，優(yōu)化DSP軟核，基于該DSP軟核對AMR編碼算法進行了改進；接著將AMR編碼器用全匯編實現(xiàn)和優(yōu)化，對匯編代碼進行測試并給出了結(jié)果數(shù)據(jù)；然后根據(jù)匯編測試數(shù)據(jù)，詳細地分析和設(shè)計了ASIC加速器；最后對整個設(shè)計進行了詳細地驗證和分析。采用了FPGA原型驗證，在功能方面保證了設(shè)計的功能正確性。同時對設(shè)計中的ASIC加速器中的模塊