基于CORDIC算法的高性能FFT設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文設(shè)計(jì)并實(shí)現(xiàn)一種基于CORDIC算法的高速可配置FFT處理器，用于星載合成孔徑雷達(dá)(SAR)星上數(shù)據(jù)實(shí)時(shí)自主處理系統(tǒng)。SAR系統(tǒng)需要處理的數(shù)據(jù)量、運(yùn)算量都非常巨大，并要求達(dá)到準(zhǔn)實(shí)時(shí)甚至全實(shí)時(shí)的成像處理速度，因此對(duì)FFT處理器提出了高速、實(shí)時(shí)、大點(diǎn)數(shù)的運(yùn)算要求。本文所設(shè)計(jì)的FFT處理器能夠計(jì)算64～8K共8種點(diǎn)數(shù)的復(fù)數(shù)FFT運(yùn)算，其實(shí)部、虛部均為16bits。采用CORDIC算法實(shí)現(xiàn)FFT的復(fù)數(shù)乘法，將復(fù)雜的乘法運(yùn)算用一系列簡(jiǎn)單的加法、

2、移位操作來(lái)實(shí)現(xiàn)，從而降低了運(yùn)算設(shè)計(jì)的復(fù)雜性，提高了電路的工作頻率。采用四個(gè)基4蝶形單元并行處理的結(jié)構(gòu)，內(nèi)部為流水線(xiàn)的工作方式，有效提高了FFT處理器的運(yùn)算速度。為實(shí)現(xiàn)對(duì)采樣信號(hào)數(shù)據(jù)的實(shí)時(shí)處理，使用了乒乓RAM結(jié)構(gòu)和內(nèi)部倍頻的方式。運(yùn)算數(shù)據(jù)采用塊浮點(diǎn)格式，增大了數(shù)據(jù)的動(dòng)態(tài)范圍，有效解決了FFT中的數(shù)據(jù)溢出問(wèn)題，以相當(dāng)于定點(diǎn)格式的資源和運(yùn)算量達(dá)到了更高的計(jì)算精度。
　　 在CORDIC乘法器設(shè)計(jì)中，本文提出了一種簡(jiǎn)單便捷的旋轉(zhuǎn)因子產(chǎn)

3、生方法，無(wú)需額外的ROM進(jìn)行存儲(chǔ)，節(jié)省了大量的硬件資源。為實(shí)現(xiàn)16個(gè)數(shù)據(jù)并行讀寫(xiě)，采用SRAM分塊的思想，提出了一種適合16點(diǎn)并行讀寫(xiě)的無(wú)沖突地址產(chǎn)生方法，從而在一個(gè)讀寫(xiě)周期內(nèi)可以同時(shí)讀寫(xiě)16個(gè)抽取數(shù)據(jù)，大大提高了系統(tǒng)速度。
　　 本文對(duì)FFT處理器的算法、結(jié)構(gòu)、高速設(shè)計(jì)方法、RTL設(shè)計(jì)進(jìn)行了詳細(xì)的分析和闡述，給出了FPGA驗(yàn)證、ASIC設(shè)計(jì)及后仿結(jié)果，驗(yàn)證了電路功能與時(shí)序的正確性。電路最高工作頻率可以達(dá)到125MHz，在100