基于BCH碼存儲板卡設(shè)計與實現(xiàn).pdf

1、目前，數(shù)據(jù)存儲板卡作為數(shù)據(jù)信號的存儲設(shè)備已經(jīng)廣泛應(yīng)用于雷達(dá)、通信、醫(yī)療衛(wèi)生等各領(lǐng)域。當(dāng)存儲板卡所使用的外界環(huán)境不同，系統(tǒng)的性能要求以及實現(xiàn)方法也有一定的區(qū)別。在雷達(dá)信號處理領(lǐng)域中，隨著雷達(dá)成像技術(shù)發(fā)展日趨成熟以及數(shù)據(jù)采樣率的大幅提升，為了保證雷達(dá)信號處理的可靠性與準(zhǔn)確性，應(yīng)將大量雷達(dá)采集的信號數(shù)據(jù)進(jìn)行連續(xù)不間斷存儲。因此，需要研制一種高速、輕便、低成本的雷達(dá)信號存儲與傳輸系統(tǒng)。
　　本文依據(jù)雷達(dá)信號的存儲要求，綜合考慮成本、研發(fā)周

2、期和現(xiàn)有技術(shù)等因素，設(shè)計了一款以Virtex-5 FPGA（現(xiàn)場可編程門陣列）作為主控制器，以NANDFLASH（閃存）作為存儲介質(zhì)的大容量高速存儲板卡。在硬件的設(shè)計上,采用并行流水的方式提高雷達(dá)信號數(shù)據(jù)存儲的速度；使用Rocket IO光纖接口與千兆以太網(wǎng)接口傳輸數(shù)據(jù)；使用BCH編碼實現(xiàn)可糾錯32比特位的ECC校驗解決了數(shù)據(jù)存儲的可靠性問題；在MFC環(huán)境下開發(fā)了存儲應(yīng)用控制程序，上位機(jī)可通過控制程序?qū)Υ鎯ο到y(tǒng)進(jìn)行數(shù)據(jù)導(dǎo)入、導(dǎo)出、擦除以