基于傳感器節(jié)點(diǎn)的模擬前端中sigma-delta ADC的設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器是大多數(shù)的電路系統(tǒng)中非常重要的模塊，主要實(shí)現(xiàn)將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的功能。人們對(duì)電子系統(tǒng)的精度要求越來越高，這對(duì)模數(shù)轉(zhuǎn)換器提出了更高的要求。傳統(tǒng)的奈氏ADC性能容易受到器件失配的影響，通常精度不高，Σ-ΔADC基于噪聲整形及過采樣原理，可以實(shí)現(xiàn)很高的分辨率。Σ-ΔADC主要由Σ-Δ調(diào)制器和數(shù)字濾波器兩大模塊構(gòu)成，標(biāo)準(zhǔn)的CMOS工藝對(duì)數(shù)?；旌想娐酚辛己玫募嫒菪浴＆?ΔADC已經(jīng)成為了高性能模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì)的熱點(diǎn)。
　

2、　本文首先了解Σ-ΔADC的基本原理，分析其基本結(jié)構(gòu)。根據(jù)傳感器節(jié)點(diǎn)的模擬前端對(duì)ADC的精度、帶寬等要求，確定采用一階單比特Σ-ΔADC結(jié)構(gòu)。針對(duì)模擬電路中的非理想因素，本文在進(jìn)行定性分析的基礎(chǔ)之上，通過matlab建模，完成調(diào)制器的行為級(jí)分析和系統(tǒng)仿真，并基于cadence平臺(tái)完成Σ-Δ調(diào)制器的晶體管級(jí)電路設(shè)計(jì)與驗(yàn)證。Σ-Δ調(diào)制器中積分器放大器采用折疊式共源共柵結(jié)構(gòu)，量化器采用預(yù)放大器和動(dòng)態(tài)鎖存比較器組合的形式實(shí)現(xiàn)，1位DAC通過CM