寬頻率范圍低抖動鎖相環(huán)設(shè)計(jì).pdf_第1頁
已閱讀1頁,還剩93頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路飛速發(fā)展,電子產(chǎn)品日新月異的更新給集成電路的設(shè)計(jì)提出了高速換代的要求。而模擬集成電路設(shè)計(jì)要遵循各性能參數(shù)相互制約的關(guān)系,這使的某一個(gè)性能參數(shù)非常好的時(shí)候,另一個(gè)性能參數(shù)卻可能成為短板,所以同時(shí)適用于不同性能指標(biāo)的模擬電路設(shè)計(jì)具有很大挑戰(zhàn)性。鎖相環(huán)作為模擬電路設(shè)計(jì)的一個(gè)典型代表,其在固定輸入輸出頻率時(shí)的低抖動要求較容易實(shí)現(xiàn),但是當(dāng)輸入或輸出頻率變化時(shí),勢必會使某些固定的環(huán)路參數(shù)成為一個(gè)變化的量,使PLL系統(tǒng)成為一個(gè)動態(tài)系統(tǒng),該

2、系統(tǒng)對不同頻率輸出點(diǎn)的抖動性能沒有一個(gè)很好的收斂性,所以寬輸入輸出頻率范圍的低抖動鎖相環(huán)設(shè)計(jì)是一個(gè)難點(diǎn)。
  本文在40nm CMOS工藝下研究了寬輸入輸出頻率范圍鎖相環(huán)的低抖動實(shí)現(xiàn),通過系統(tǒng)級,行為級、電路級和版圖級的全方位研究,得到影響鎖相環(huán)輸出抖動的三個(gè)主要因素:電源噪聲、壓控振蕩器控制電壓波動和抖動在整個(gè)輸出頻率范圍的不一致性。為了實(shí)現(xiàn)抖動在整個(gè)輸出頻率范圍的一致性,本文改進(jìn)了常規(guī)的自適應(yīng)帶寬鎖相環(huán)架構(gòu),通過理論推導(dǎo),驗(yàn)證

3、了該架構(gòu)帶寬和阻尼因子隨參考頻率的的變化可以自適應(yīng)。為了Vc電壓波動的抑制,本文從鎖相環(huán)行為級分析了鑒頻鑒相器和電荷泵的非理想因素,在此基礎(chǔ)上改進(jìn)了鑒頻鑒相器和電荷泵的電路結(jié)構(gòu)。驗(yàn)證結(jié)果表明鎖相環(huán)在鎖定狀態(tài)下,本文采用的設(shè)計(jì)使壓控振蕩器控制信號上的峰峰值從2.1mV下降到0.13mV,下降了一個(gè)多數(shù)量級。為了抑制電源噪聲對鎖相環(huán)輸出抖動的影響,本文從鎖相環(huán)外部設(shè)計(jì)了低壓差穩(wěn)壓器,實(shí)現(xiàn)弱噪聲電源供電;然后對壓控振蕩器等模塊進(jìn)行了高電源抑制

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論