SDR接收機(jī)動(dòng)態(tài)范圍增強(qiáng)若干技術(shù)的工程實(shí)現(xiàn).pdf

1、隨著微電子、計(jì)算機(jī)、信號(hào)處理等技術(shù)的迅猛發(fā)展，以及個(gè)人移動(dòng)通信的廣泛應(yīng)用，軟件無(wú)線電逐漸成為21世紀(jì)對(duì)世界最具影響力的新興技術(shù)之一。軟件無(wú)線電要求最大限度的實(shí)現(xiàn)寬帶數(shù)字化，功能軟件化以及最大可能的進(jìn)行靈活重構(gòu)。這些對(duì)數(shù)字信號(hào)處理系統(tǒng)的硬件性能提出了極高的要求，概括來(lái)說(shuō)就是“海量數(shù)據(jù)，海量實(shí)時(shí)處理”。就目前眾多數(shù)字信號(hào)處理器中，F(xiàn)PGA無(wú)疑是最佳的。
　　本文針對(duì)軟件無(wú)線電中射頻前端的非線性失真和ADC高采樣數(shù)據(jù)率問(wèn)題，以兩片Xil

2、inx公司的Virtex6系列FPGA為信號(hào)處理器，實(shí)現(xiàn)線性化補(bǔ)償和信道化處理。
　　本文首先介紹了FPGA的結(jié)構(gòu)和開發(fā)原則。從理論上定性的分析了非線性失真的原因和指標(biāo)，針對(duì)目前常用的非線性處理技術(shù)做了概括性說(shuō)明，并比較了它們的優(yōu)缺點(diǎn)。
　　接著，以基于Hammerstein模型參數(shù)辨識(shí)的線性化補(bǔ)償算法為例，結(jié)合實(shí)際的硬件平臺(tái)，完成算法在 FPGA中的實(shí)現(xiàn)。根據(jù)算法的結(jié)構(gòu)劃分為不同的功能模塊，并詳細(xì)的說(shuō)明了各模塊的設(shè)計(jì)實(shí)現(xiàn)，

3、包括頻譜翻折處理，數(shù)據(jù)加窗，大小信號(hào)提取，大規(guī)模矩陣乘法，類FIR式線性化補(bǔ)償。并借助Modelsim對(duì)重點(diǎn)模塊的關(guān)鍵控制信號(hào)給出仿真波形。
　　然后，設(shè)計(jì)并實(shí)現(xiàn)了信道化處理，針對(duì)處理中的濾波抽取，采用多相結(jié)構(gòu)實(shí)現(xiàn)信道化抽取，在保證濾波效果的同時(shí)又實(shí)現(xiàn)對(duì)資源的節(jié)省。又利用了C++和 matlab的混合編程生成信道化最后一級(jí)濾波器系數(shù)。并采集了經(jīng)過(guò)信道化處理前、后的信號(hào)進(jìn)行測(cè)試。
　　最后，為了完成FPGA與PC間的數(shù)據(jù)傳輸，