GPS跟蹤基帶的低功耗設計.pdf

1、全球定位系統(tǒng)(Global Positioning System，GPS)經(jīng)過三十年的不斷發(fā)展，已經(jīng)成為使用最為廣泛的衛(wèi)星導航定位系統(tǒng)，在人們的生活中發(fā)揮著重要的作用。隨著近幾年便攜式、可穿戴式設備和物聯(lián)網(wǎng)的興起和發(fā)展，促使電路設計朝著低功耗方向發(fā)展。GPS作為這些設備中的一個重要組成部分，其在正常工作時的跟蹤功耗也成為人們關注的一個重要方面，而此項指標主要由接收機的硬件結(jié)構(gòu)設計直接決定。
　　本文重點進行了GPS跟蹤基帶的低功耗

2、設計。首先，調(diào)研了國內(nèi)外GPS廠商和國外高校在GPS低功耗上的研究現(xiàn)狀，確定了本文進行GPS跟蹤基帶低功耗設計的研究內(nèi)容和工作目標。隨后，通過分析GPS跟蹤基帶各個模塊的工作特點進行了架構(gòu)的低功耗設計，并對其中的跟蹤模塊、數(shù)據(jù)加速模塊、數(shù)據(jù)交換模塊進行了設計并使用verilog實現(xiàn)。最后，在跟蹤基帶的低功耗架構(gòu)基礎上進行了低功耗的設計，包括利用累加器的工作特點設計了低功耗累加器的結(jié)構(gòu)，根據(jù)RAM工作和功耗特點設計了分塊、雙電源定制RAM

3、方案，在時鐘樹根端手動插入門控和在時鐘樹葉端使用工具插入門控的時鐘門控設計，以及針對跟蹤通道的電源門控設計。低功耗架構(gòu)設計和所使用的低功耗技術(shù)構(gòu)成了完整的GPS跟蹤基帶的低功耗設計。
　　本文基于VCS和GPS信號模擬器對設計的低功耗跟蹤基帶分別進行了功能的仿真驗證和FPGA驗證，并且使用功耗分析工具對基帶功耗進行了評估。功能驗證結(jié)果表明基帶能夠?qū)崿F(xiàn)對GPS民用衛(wèi)星信號的正常跟蹤。基于SMIC40nm工藝設計的1.1V12通道GP