基于FPGA的8位模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、目前，計(jì)算機(jī)組成實(shí)驗(yàn)室現(xiàn)有的實(shí)驗(yàn)平臺是純硬件化的，內(nèi)部結(jié)構(gòu)基本固定，學(xué)生按照原理圖連線，只能做一些驗(yàn)證性的實(shí)驗(yàn)。實(shí)驗(yàn)內(nèi)容的擴(kuò)展性不強(qiáng)，學(xué)生的自主創(chuàng)新能力得不到發(fā)揮。為了提高教學(xué)質(zhì)量，增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的實(shí)驗(yàn)平臺。
　　基于FPGA的模型機(jī)系統(tǒng)，從功能部件，到最小的基本的門電路的設(shè)計(jì)，都可以通過軟件編程實(shí)現(xiàn)。本系統(tǒng)的功能強(qiáng)大，可以實(shí)現(xiàn)模型機(jī)的整機(jī)實(shí)驗(yàn)，也可以實(shí)現(xiàn)運(yùn)算器實(shí)驗(yàn)、存

2、儲(chǔ)器實(shí)驗(yàn)、時(shí)序電路設(shè)計(jì)實(shí)驗(yàn)和運(yùn)算溢出實(shí)驗(yàn)等。FPGA可以實(shí)現(xiàn)重復(fù)編程，學(xué)生可以學(xué)習(xí)和修改系統(tǒng)中的模塊功能，體現(xiàn)自主的設(shè)計(jì)與創(chuàng)新精神。
　　計(jì)算機(jī)組成實(shí)驗(yàn)的最終目的是在學(xué)生了解CPU的各個(gè)功能部件的基礎(chǔ)上能夠設(shè)計(jì)CPU。但前提是設(shè)計(jì)一個(gè)基于FPGA芯片技術(shù)的實(shí)驗(yàn)平臺,然后根據(jù)學(xué)生需要自主設(shè)計(jì)各個(gè)功能部件及CPU，最后下載到FPGA芯片中，實(shí)現(xiàn)設(shè)計(jì)。
　　本模型機(jī)系統(tǒng)采用單總線結(jié)構(gòu)，可以實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)移、加減運(yùn)算、移位、跳轉(zhuǎn)、循環(huán)和

3、輸入輸出等30多條指令。整個(gè)系統(tǒng)設(shè)計(jì)輸入是由原理圖和VHDL語言混合設(shè)計(jì)而成。它的功能實(shí)現(xiàn)靈活多樣，既可以用原理圖實(shí)現(xiàn)又可以用VHDL語言編程實(shí)現(xiàn)，每個(gè)功能模塊又是一個(gè)獨(dú)立的實(shí)驗(yàn)，并能在裝有FPGA芯片的開發(fā)板DE2上一一實(shí)現(xiàn)。
　　論文分析了EDA技術(shù)的各個(gè)構(gòu)成要素，詳細(xì)介紹了CycloneⅡ系列的FPGA芯片的內(nèi)部結(jié)構(gòu)及工作原理，本模型機(jī)系統(tǒng)采用VHDL為編程語言，在開發(fā)工具QuartusⅡ上設(shè)計(jì)實(shí)現(xiàn)，最后在Altera公司的