層疊式多CPu-FPGA微服務(wù)器體系架構(gòu)的研究與實(shí)現(xiàn).pdf

1、隨著高性能計(jì)算和云計(jì)算的發(fā)展，計(jì)算機(jī)系統(tǒng)的性能不斷提升，越來(lái)越高的功耗逐漸成為系統(tǒng)性能提升的瓶頸。當(dāng)前，嵌入式微處理器(如ARM)的性能有了很大的改善，而且具有低功耗的特點(diǎn)。與此同時(shí)，集成電路和可編程技術(shù)的發(fā)展，使得FPGA(Field-Programmable Gate Array)的應(yīng)用更加廣泛，利用硬件并行計(jì)算，能實(shí)現(xiàn)特定算法的加速。FPGA與嵌入式CPU的結(jié)合，能夠彌補(bǔ)CPU相對(duì)不足的計(jì)算能力。因此，采用多個(gè)低功耗的CPU-FP

2、GA模塊來(lái)構(gòu)建微服務(wù)器，是一種實(shí)現(xiàn)高密度節(jié)能型高性能計(jì)算平臺(tái)的新途徑。本文研究實(shí)現(xiàn)了一個(gè)物理上層疊排列的，由多個(gè)CPU-FPGA模塊構(gòu)成的微服務(wù)器原型系統(tǒng)的體系架構(gòu)。
　　該微服務(wù)器體系架構(gòu)在本文中包括三個(gè)方面:微服務(wù)器總體架構(gòu)、微服務(wù)器互聯(lián)方式和微服務(wù)器存儲(chǔ)結(jié)構(gòu)。
　　在總體架構(gòu)方面，本文在需求分析的基礎(chǔ)上，研究設(shè)計(jì)了層疊式多CPU-FPGA微服務(wù)器的總體架構(gòu)，即該微服務(wù)器由多個(gè)通過(guò)內(nèi)部自定義總線互連的模塊組成，模塊分為M

3、aster和Slave;每個(gè)模塊具有CPU-FPGA異構(gòu)計(jì)算結(jié)構(gòu);多個(gè)模塊形成分布式共享存儲(chǔ)系統(tǒng);系統(tǒng)的對(duì)外通信接口為Master的以太網(wǎng)口。
　　在互聯(lián)方式方面，本文從板內(nèi)互聯(lián)、板間互聯(lián)和系統(tǒng)對(duì)外連接三個(gè)方面闡述了微服務(wù)器內(nèi)外的互聯(lián)結(jié)構(gòu)。板內(nèi)互聯(lián)綜合采用了AXI GP和AXI HP接口;板間互聯(lián)選擇了簡(jiǎn)易高效的自定義總線SEU-mBUS互聯(lián);系統(tǒng)對(duì)外連接采用Master上的單數(shù)據(jù)通路方式。
　　在存儲(chǔ)結(jié)構(gòu)方面，本文首先確定

4、了系統(tǒng)要實(shí)現(xiàn)的是分布式共享存儲(chǔ)結(jié)構(gòu)，然后在對(duì)存儲(chǔ)一致性模型分析的基礎(chǔ)上，從減少一致性維護(hù)通信量的角度，確定了系統(tǒng)使用基于鎖的域一致性模型，最后在操作系統(tǒng)層次上，主要從存儲(chǔ)器組織和一致性協(xié)議兩個(gè)方面設(shè)計(jì)了微服務(wù)器的SVM(Shared Virtual Memory)結(jié)構(gòu)。
　　最后本文實(shí)現(xiàn)了該微服務(wù)器架構(gòu)原型系統(tǒng)，并且在該原型上實(shí)現(xiàn)了衛(wèi)星云圖檢索系統(tǒng)的應(yīng)用實(shí)例，依據(jù)該應(yīng)用對(duì)原型系統(tǒng)的計(jì)算速度進(jìn)行性能測(cè)試，最后分析出該微服務(wù)器相對(duì)于塔