基于鎖相環(huán)結構的頻率綜合器芯片電路設計.pdf

1、無線通信技術采用電磁波替代了傳統(tǒng)的電纜，并不斷追求著更高的便攜性。由于尺寸的優(yōu)勢，集成電路成為實現(xiàn)該技術最合適的載體。本論文圍繞集成射頻收發(fā)機的關鍵模塊頻率綜合器展開研究，主要針對鎖相環(huán)型頻率綜合器，從相關理論入手，系統(tǒng)的闡述了環(huán)路參數(shù)計算，模塊電路設計，版圖規(guī)劃以及流片測試的全過程，并在壓控振蕩器尾電流源的選擇、低電源電壓振蕩器的實現(xiàn)和高頻電流模式邏輯(CML，Current-Mode Logic)分頻器的設計上提出了相應的解決思路。

2、論文完成以下研究內(nèi)容:
　　全面的分析了鎖相環(huán)的工作原理，頻率特性和噪聲特性，討論了環(huán)路中主要非線性效應的來源和作用機理，并給出相應的解決方法。
　　總結了幾種改善相噪性能的技術。比較了有無尾電流源對于壓控振蕩器的影響，據(jù)此提出一種用于正交壓控振蕩器(QVCO，Quadrature Voltage-controlledOscillator)的改進型開關偏置電流源結構。該結構可以在工作中形成“偽高阻”狀態(tài)，避免線性區(qū)交叉耦合管

3、對于諧振腔的損耗，同時保留傳統(tǒng)開關偏置技術的優(yōu)點，抑制閃爍噪聲的產(chǎn)生。該QVCO通過0.18μm CMOS工藝實現(xiàn)，在1V電源電壓下振蕩在4.56 GHz，實現(xiàn)了186.5dBc/Hz的FOM(Figure of Merit)，調(diào)諧范圍為17.3％。
　　討論了低電源電壓壓控振蕩器(VCO，Voltage-controlled Oscillator)設計的必要性和面臨的問題，提出了一種基于電感偏置網(wǎng)絡的電路結構。該結構中交叉耦合管

4、柵端的信號幅度可以達到諧振腔輸出幅度的3倍以上，詳細的理論推導證明這會減小交叉耦合管的溝道噪聲貢獻，從而改善VCO的相位噪聲性能。同時，電感偏置網(wǎng)絡還會在振蕩頻率和諧振腔品質(zhì)因子（Q值）上帶來一定的提升。結合自適應體端偏置技術的應用，該VCO在0.3V電源電壓下可以穩(wěn)定工作在4.9GHz，F(xiàn)OM達到192.5dBc/Hz。0.13μm CMOS工藝下的測試結果驗證了這種電感偏置網(wǎng)絡技術的有效性。
　　介紹了環(huán)路分頻器、雙模預分頻器

5、和除2分頻器的的分類與工作原理，針對除2分頻器在工作頻率和分頻范圍設計上的難點，分析了用于CML結構的感性峰化技術并在0.18μm CMOS工藝上進行了實現(xiàn)。測試結果顯示該CML分頻器消耗了3.6mW的功耗并實現(xiàn)了2-9GHz的工作范圍。同時給出的還有兩種結構預分頻器的流片測試結果。
　　按照脈沖超寬帶(IR_UWB，Impulse Radio Ultra-Wideband)系統(tǒng)指標，對鎖相環(huán)的參數(shù)進行了詳細計算。設計了反饋結構的

6、電荷泵電路，相比于傳統(tǒng)結構提升了66％的動態(tài)范圍。介紹了PS計數(shù)器和Sigma Delta調(diào)制器(SDM，Sigma-DeltaModulator)的實現(xiàn)方法。在0.18μm和0.13μm CMOS工藝上實現(xiàn)了兩款應用于IR UWB6～9GHz頻段的小數(shù)鎖相環(huán)，測試結果顯示其相位噪聲分別為-68.6dB c/Hz@10KHz、-111.3dBc/Hz@1MHz和-80dBc/Hz@10KHz、-111.8dBc/Hz@1MHz，滿足系統(tǒng)