2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩61頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文對(duì)POE(以太網(wǎng)供電)系統(tǒng)組成、以太網(wǎng)協(xié)議、數(shù)據(jù)包發(fā)送接收的機(jī)制及其應(yīng)用的理論分析，通過搭建FPGA中間平臺(tái)設(shè)計(jì)實(shí)現(xiàn)了一種多節(jié)點(diǎn)數(shù)據(jù)傳輸?shù)姆桨?。本設(shè)計(jì)采用以太網(wǎng)作為網(wǎng)絡(luò)傳輸方式實(shí)現(xiàn)數(shù)據(jù)的封包發(fā)送，利用Altera公司的CycloneⅣ系列芯片EP4CE10E22C8N為系統(tǒng)主控芯片，以POE交換機(jī)作為供電設(shè)備端提供48V電源。以FPGA的軟件平臺(tái)QuartusⅡ13.1為工具，用Verilog HDL硬件語(yǔ)言編寫模塊，整個(gè)工程采用自

2、頂向下的設(shè)計(jì)方法，其硬件平臺(tái)通過自己搭建，采用Modelsim來驗(yàn)證設(shè)計(jì)結(jié)果。
　　本研究分為兩個(gè)部分，前半部分為硬件電路設(shè)計(jì)，選取FPGA主芯片、物理層芯片以及以太網(wǎng)接口電路的設(shè)計(jì)。物理層芯片通過對(duì)比時(shí)下最常用的兩款芯片最終確定選擇DM9000A來完成此部分功能。以太網(wǎng)接口電路有電源時(shí)鐘設(shè)計(jì)、芯片配置電路設(shè)計(jì)、RJ45接口設(shè)計(jì)采用Altium Designer軟件設(shè)計(jì)原理圖和PCB，引入POE交換機(jī)扮演供電的角色。后半部分為FP

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論