一種負壓輸出型LDO的設計.pdf

1、隨著消費電子和工業(yè)的智能發(fā)展，集成芯片的作用越來越受到關注，且能源日趨緊張，對綠色節(jié)能的使用也同樣受到工業(yè)界的青睞。為適合許多低噪聲低功耗的應用領域，近年對找到降低輸出噪聲和系統(tǒng)功耗的技術越來越受到廣泛研究。
　　傳統(tǒng)LDO的輸出電容起頻率補償、降低輸出噪聲和瞬態(tài)時給負載提供能量的作用，所以與片外帶輸出電容相比，無輸出電容LDO的瞬態(tài)響應和頻率補償是其設計的一大難點。
　　為設計一種負壓輸出帶輸出電容的LDO，本文先對傳統(tǒng)L

2、DO的基本框架和工作機制做了分析，之后詳細介紹了有關LDO的各個參數(shù)。然后對LDO的系統(tǒng)噪聲模型做了介紹，介紹了幾種已有的可以降低LDO輸出噪聲的技術?；诖耍疚奶岢隽硪环N改進后的結構可同時降低噪聲和靜態(tài)電流的基準和EA混合型的基準放大器，對此電路的工作原理和噪聲特性做了詳盡的分析。在實現(xiàn)調整管的驅動電路時，對比已有的幾種驅動方法，本文提出一種達林頓和反Widlar組合而成的電路充當本文的驅動電路，達到降低功耗額提升效率的目的。

3、>　　本文設計了一種低噪聲低功耗負壓輸出型的LDO，該設計基于雙極工藝，電路包含IPTAT偏置模塊、基準放大器模塊、緩沖級模塊、驅動和調整管模塊、過流保護和啟動模塊，整理電路結構參照帶緩沖級的經(jīng)典LDO結構。隨后本文基于重慶24所的2um BJT工藝，對整體電路進行了整體仿真。仿真結果顯示，本文的靜態(tài)功耗為44.08uA，未加旁路電容時的LDO輸出噪聲為237.5μVRMS，添加旁路電容后電路輸出噪聲顯著降為20.6μVRMS。負載在2