基于130nm CMOS的低壓低功耗音頻Sigma-Delta調(diào)制器的研究與設(shè)計(jì).pdf

1、由于高精度的優(yōu)勢(shì)，Sigma-Delta(ΣΔ)調(diào)制器在音頻設(shè)備、儀器測(cè)量、通信和傳感器等領(lǐng)域得到廣泛應(yīng)用。隨著多媒體SOC芯片的蓬勃發(fā)展，國(guó)內(nèi)自主研發(fā)出低功耗、低成本、高精度的音頻ΣΔADC成為迫切需要。同時(shí)為了延長(zhǎng)電子設(shè)備待機(jī)時(shí)間和集成更多有用的模塊，針對(duì)這種需求，本文研究和設(shè)計(jì)一款低壓低功耗基于音頻應(yīng)用的ΣΔADC非常具有現(xiàn)實(shí)意義。最近幾年，國(guó)內(nèi)外設(shè)計(jì)ΣΔADC的最新趨勢(shì)是選用低功耗的量化器進(jìn)行多比特量化，但量化噪聲和DAC非線性

2、導(dǎo)致的噪聲，成為影響系統(tǒng)信噪失真比(signal-to-noise and distortion ratio，SNDR)的主要因素。
　　本文結(jié)合采用幾種關(guān)鍵技術(shù)來(lái)降低功耗和提高系統(tǒng)SNDR。低功耗的實(shí)現(xiàn)主要從兩個(gè)方面著手，一方面文中調(diào)制器工作在0.6V低壓下，系統(tǒng)引入前饋路徑和多比特反饋結(jié)構(gòu)來(lái)降低積分通路信號(hào)擺幅，并且積分器使用相關(guān)雙采樣技術(shù)來(lái)降低積分泄漏和提高有效增益;另一方面，本文首次提出前饋通路和積分通路分別量化后數(shù)字相加

3、的方法，來(lái)避免無(wú)源相加導(dǎo)致的信號(hào)衰減和有源相加帶來(lái)的面積、功耗問題。這幾個(gè)關(guān)鍵技術(shù)都降低了運(yùn)放的輸入輸出擺幅，對(duì)其帶寬和增益的要求降低，從而降低功耗。在提高系統(tǒng)SNDR方面，設(shè)計(jì)主要面臨量化噪聲和DAC非線性引起調(diào)制器性能下降的難題。本文中的ΣΔ調(diào)制器采用8-bit逐次逼近型ADC作為前饋量化器，取代傳統(tǒng)Flash型量化器，對(duì)系統(tǒng)進(jìn)行深度量化，降低量化噪聲。另外，采用數(shù)據(jù)權(quán)重平均技術(shù)來(lái)解決多比特反饋系統(tǒng)中DAC的非線性問題，它對(duì)DAC的