計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)試題整理

1、1一、選擇題（50分，每題2分，正確答案可能不只一個(gè)，可單選或復(fù)選）1.（CPU周期、機(jī)器周期）是內(nèi)存讀取一條指令字的最短時(shí)間。2.（多線程、多核）技術(shù)體現(xiàn)了計(jì)算機(jī)并行處理中的空間并行。3.（馮?諾伊曼、存儲(chǔ)程序）體系結(jié)構(gòu)的計(jì)算機(jī)把程序及其操作數(shù)據(jù)一同存儲(chǔ)在存儲(chǔ)器里。4.（計(jì)算機(jī)體系結(jié)構(gòu)）是機(jī)器語言程序員所看到的傳統(tǒng)機(jī)器級(jí)所具有的屬性，其實(shí)質(zhì)是確定計(jì)算機(jī)系統(tǒng)中軟硬件的界面。5.（控制器）的基本任務(wù)是按照程序所排的指令序列，從存儲(chǔ)器取出指

2、令操作碼到控制器中，對(duì)指令操作碼譯碼分析，執(zhí)行指令操作。6.（流水線）技術(shù)體現(xiàn)了計(jì)算機(jī)并行處理中的時(shí)間并行。7.（數(shù)據(jù)流）是執(zhí)行周期中從內(nèi)存流向運(yùn)算器的信息流。8.（指令周期）是取出并執(zhí)行一條指令的時(shí)間。9.1958年開始出現(xiàn)的第二代計(jì)算機(jī)，使用（晶體管）作為電子器件。10.1960年代中期開始出現(xiàn)的第三代計(jì)算機(jī)，使用（小規(guī)模集成電路、中規(guī)模集成電路）作為電子器件。11.1970年代開始出現(xiàn)的第四代計(jì)算機(jī)，使用（大規(guī)模集成電路、超大規(guī)模

3、集成電路）作為電子器件。12.Cache存儲(chǔ)器在產(chǎn)生替換時(shí)，可以采用以下替換算法：（LFU算法、LRU算法、隨機(jī)替換）。13.Cache的功能由（硬件）實(shí)現(xiàn)，因而對(duì)程序員是透明的。14.Cache是介于CPU和（主存、內(nèi)存）之間的小容量存儲(chǔ)器，能高速地向CPU提供指令和數(shù)據(jù)，從而加快程序的執(zhí)行速度。15.Cache由高速的（SRAM）組成。16.CPU的基本功能包括（程序控制、操作控制、時(shí)間控制、數(shù)據(jù)加工）。17.CPU的控制方式通常分

4、為：（同步控制方式、異步控制方式、聯(lián)合控制方式）反映了時(shí)序信號(hào)的定時(shí)方式。18.CPU的聯(lián)合控制方式的設(shè)計(jì)思想是：（在功能部件內(nèi)部采用同步控制方式、在功能部件之間采用異步控制方式、在硬件實(shí)現(xiàn)允許的情況下，盡可能多地采用異步控制方式）。19.CPU的同步控制方式有時(shí)又稱為（固定時(shí)序控制方式、無應(yīng)答控制方式）。20.CPU的異步控制方式有時(shí)又稱為（可變時(shí)序控制方式、應(yīng)答控制方式）。21.EPROM是指（光擦可編程只讀存儲(chǔ)器）。22.MOS半

5、導(dǎo)體存儲(chǔ)器中，（DRAM）可大幅度提高集成度，但由于（刷新）操作，外圍電路復(fù)雜，速度慢。23.MOS半導(dǎo)體存儲(chǔ)器中，（SRAM）的外圍電路簡單，速度（快），但其使用的器件多，集成度不高。24.RISC的幾個(gè)要素是（一個(gè)有限的簡單的指令集、CPU配備大量的通用寄存器、強(qiáng)調(diào)對(duì)指令流水線的優(yōu)化）。25.奔騰CPU采用2條指令流水線，能在1個(gè)時(shí)鐘周期內(nèi)發(fā)射2條簡單的整數(shù)指令，也可發(fā)射（1）條浮點(diǎn)指令。26.奔騰CPU的大多數(shù)簡單指令用硬布線控制

6、實(shí)現(xiàn)，在1個(gè)時(shí)鐘周期內(nèi)執(zhí)行完畢。而對(duì)于用微程序?qū)崿F(xiàn)的指令，也在（2、3）個(gè)時(shí)鐘周期內(nèi)執(zhí)行完畢。27.奔騰CPU的外部中斷是由CPU的外部硬件信號(hào)引發(fā)的，包括（可屏蔽中斷、非屏蔽中斷）。28.奔騰CPU的異常中斷是由指令執(zhí)行引發(fā)的，包括（執(zhí)行異常、執(zhí)行軟件中斷指令）。29.奔騰CPU是Intel公司生產(chǎn)的一種（超標(biāo)量）流水處理器。30.程序控制類指令的功能是（改變程序執(zhí)行的順序）。31.從CPU來看，增加Cache的目的，就是在性能上使（

7、主存、內(nèi)存）的平均讀出時(shí)間盡可能接近Cache的讀出時(shí)間。32.從執(zhí)行程序的角度看，最低等級(jí)的并行是（指令內(nèi)部）并行。33.從執(zhí)行程序的角度看，最高等級(jí)的并行是（作業(yè)級(jí)、程序級(jí)）并行。34.存儲(chǔ)器堆棧是由程序員設(shè)置出來作為堆棧使用的一部分（主存儲(chǔ)器）。35.當(dāng)CPU和主存進(jìn)行信息交換，即CPU（向主存存入數(shù)據(jù)、從主存讀出數(shù)據(jù)、從主存讀出指令）時(shí)，都要使用地址寄存器和數(shù)據(jù)寄存器。36.當(dāng)代總線分為（數(shù)據(jù)傳送總線、仲裁總線、中斷和同步總線、

8、公用線）。37.當(dāng)代總線是一些標(biāo)準(zhǔn)總線，追求與（技術(shù)、結(jié)構(gòu)、CPU、廠家）無關(guān)的開發(fā)標(biāo)準(zhǔn)。38.當(dāng)執(zhí)行指令時(shí)，CPU能自動(dòng)（遞增）程序計(jì)數(shù)器的內(nèi)容，使其始終保持將要執(zhí)行的下一條指令的主存地址，為取下一條指令做好準(zhǔn)備。39.到目前為止，使用最為廣泛的計(jì)算機(jī)形態(tài)是：（嵌入式計(jì)算機(jī)）。40.堆棧是一種特殊的數(shù)據(jù)尋址方式，基于（FILO、LIFO）原理。41.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操

9、作的動(dòng)作順序是(A)→MSP，(SP)1→SP，那么377.以下句子中，正確的是（一條指令的取出階段需要1個(gè)CPU周期時(shí)間、一條指令的執(zhí)行階段需要至少1個(gè)CPU周期時(shí)間）。78.以下指令存在哪些類型的數(shù)據(jù)相關(guān)？（RAW相關(guān)、WAW相關(guān)）LADR6B；M(B)?R6，M(B)是存儲(chǔ)器單元MULR6R7；(R6)(R7)?R679.以下指令存在哪些類型的數(shù)據(jù)相關(guān)？（WAR相關(guān)）STAM(x)，R3；(R3)M(x)，M(x)是存儲(chǔ)器單元A

10、DDR3，R4，R5；(R4)(R5)R380.以下指令存在哪些類型的數(shù)據(jù)相關(guān)？（WAW相關(guān)）MULR3，R1，R2；(R1)(R2)R3ADDR3，R4，R5；(R4)(R5)R381.硬布線控制器的特點(diǎn)是（設(shè)計(jì)非常復(fù)雜，且代價(jià)很大、調(diào)試非常復(fù)雜，且代價(jià)很大、速度較快，主要取決于邏輯電路的延遲）。82.運(yùn)算型指令的尋址與轉(zhuǎn)移型指令的尋址，其不同點(diǎn)在于（前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址）。83.在（定點(diǎn)）運(yùn)算中，為了判斷溢出是否發(fā)生

11、，可采用雙符號(hào)位檢測法。不論溢出與否其（最高）符號(hào)位始終指示正確的符號(hào)。84.在CPU中，操作控制器的功能就是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，以便正確地建立數(shù)據(jù)通路，從而完成（取指令、執(zhí)行指令、分析指令、取操作數(shù)）的控制。85.在CPU中，程序計(jì)數(shù)器用來保存（下一條指令的地址）。86.在CPU中，跟蹤指令后繼地址的寄存器是（程序計(jì)數(shù)器）。87.在CPU中，控制器通常由（程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時(shí)序發(fā)生器）和操

12、作控制器組成。88.在CPU中，數(shù)據(jù)寄存器用來暫時(shí)存放（由主存讀出的一條指令、由主存讀出的一個(gè)數(shù)據(jù)字、向主存存入的一條指令、向主存存入的一個(gè)數(shù)據(jù)字）。89.在CPU中，運(yùn)算器的主要功能是進(jìn)行（算術(shù)運(yùn)算、邏輯測試、邏輯運(yùn)算）。90.在CPU中，運(yùn)算器通常由（算術(shù)邏輯單元、累加寄存器、數(shù)據(jù)寄存器、狀態(tài)條件寄存器）組成。91.在CPU中，指令寄存器用來保存（當(dāng)前指令）。92.在CPU中，狀態(tài)條件寄存器（PSW）用來保存（標(biāo)志位、條件碼、中斷信

13、息、狀態(tài)信息）。93.在IEEE754標(biāo)準(zhǔn)中，對(duì)于一個(gè)規(guī)格化的32位浮點(diǎn)數(shù)，其尾數(shù)域所表示的值是（1.M），這是因?yàn)橐?guī)格化的浮點(diǎn)數(shù)的尾數(shù)域最左（最高有效位）總是（1），故這一位經(jīng)常不予存儲(chǔ)，而認(rèn)為隱藏在小數(shù)點(diǎn)的左邊，這可以使尾數(shù)表示范圍多一位，達(dá)（24）位。94.在操作控制器中，(微程序控制器)是采用存儲(chǔ)邏輯來實(shí)現(xiàn)的。95.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（補(bǔ)碼運(yùn)算的二進(jìn)制加法器）來實(shí)現(xiàn)。96.在對(duì)RISC機(jī)器基本概念的描述中，正

14、確的是（RISC機(jī)器一定是流水CPU）。97.在對(duì)流水CPU基本概念的描述中，正確的是（流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)）。98.在計(jì)算機(jī)的流水處理過程中，要使流水線具有良好的性能，必須使流水線暢通流動(dòng)，不發(fā)生斷流。但由于流水過程中會(huì)出現(xiàn)（資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)）等相關(guān)沖突，實(shí)現(xiàn)流水線的不斷流是困難的。99.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，（高級(jí)語言級(jí)、匯編語言級(jí)）采用符號(hào)語言。100.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，（微程序設(shè)計(jì)

15、級(jí)、操作系統(tǒng)級(jí)、機(jī)器語言級(jí)）采用二進(jìn)制數(shù)語言。101.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于軟件級(jí)的是（高級(jí)語言級(jí)、匯編語言級(jí)）。102.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于軟硬件混合級(jí)的是（操作系統(tǒng)級(jí)）。103.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于硬件級(jí)的是（微程序設(shè)計(jì)級(jí)、機(jī)器語言級(jí)）。104.在計(jì)算機(jī)系統(tǒng)中，CPU管理外圍設(shè)備的方式，除了程序查詢之外，還包括（程序中斷、DMA、通道、PPU）。105.在計(jì)算機(jī)中（CPU對(duì)主存的讀取、CPU對(duì)主存的寫入、

16、輸入設(shè)備與主存的數(shù)據(jù)交換、輸出設(shè)備與主存的數(shù)據(jù)交換）一般都采用異步控制方式，以保證執(zhí)行時(shí)的高速度。106.在流水CPU中，為了解決執(zhí)行段的速度匹配問題，一般采用的方法包括：（將執(zhí)行部件分為定點(diǎn)執(zhí)行部件和浮點(diǎn)執(zhí)行部件兩個(gè)可并行執(zhí)行的部分，分別處理定點(diǎn)運(yùn)算指令和浮點(diǎn)運(yùn)算指令、在浮點(diǎn)執(zhí)行部件中，包括浮點(diǎn)加法部件和浮點(diǎn)乘除部件，它們可以同時(shí)執(zhí)行不同的指令、浮點(diǎn)運(yùn)算部件以流水線方式工作）。107.在流水CPU中，指令部件本身又構(gòu)成一個(gè)流水線，即指