基于混合域累加的TDI型CMOS圖像傳感器關(guān)鍵技術(shù)研究.pdf

1、時(shí)間延遲積分(Time-Delay-Integration，TDI)型圖像傳感器是一種特殊的傳感器,它以面陣圖像傳感器的形式完成線陣掃描成像的功能,能夠?qū)崿F(xiàn)高速掃描和高分辨率影像,可獲得比傳統(tǒng)面陣圖像傳感器更高的分辨率和精度,在空間遙感、航空成像、工業(yè)監(jiān)測(cè)控制和安全監(jiān)控等領(lǐng)域具有極其重要的應(yīng)用價(jià)值。隨著CMOS工藝特征尺寸的縮小和CMOS處理電路可集成性的提高,基于標(biāo)準(zhǔn)CMOS工藝的TDI型圖像傳感器已經(jīng)成為該領(lǐng)域的研究熱點(diǎn)。因此,本文

2、立足于混合域累加的系統(tǒng)架構(gòu)和讀出處理電路設(shè)計(jì),開展TDI型CMOS圖像傳感器設(shè)計(jì)的關(guān)鍵技術(shù)研究。
　　本文深入分析現(xiàn)有TDI型圖像傳感器的研究現(xiàn)狀,提出一種可節(jié)省芯片面積并同時(shí)實(shí)現(xiàn)高速行頻的基于混合域累加的系統(tǒng)研究方案;立足于 CMOS工藝特點(diǎn)和發(fā)展趨勢(shì),設(shè)計(jì)了一種輸出電流信號(hào)的有源像素結(jié)構(gòu);研究可用于實(shí)現(xiàn)32級(jí)混合域累加的電流型模擬累加器和數(shù)字累加器,并對(duì)其噪聲特性進(jìn)行分析;針對(duì)本文研究方案的列級(jí)讀出架構(gòu),提出了兩種模數(shù)轉(zhuǎn)換器結(jié)

3、構(gòu)。一種為帶有誤差校準(zhǔn)的單斜ADC,另一種為可直接量化電流信號(hào)的Cyclic ADC。本文通過(guò)理論分析、系統(tǒng)建模、電路設(shè)計(jì)仿真以及測(cè)試,完成TDI型CMOS圖像傳感器整體系統(tǒng),包括像素與讀出電路的設(shè)計(jì),并采用GSMC混合信號(hào)工藝對(duì)系統(tǒng)中的關(guān)鍵模塊進(jìn)行投片驗(yàn)證。仿真與測(cè)試結(jié)果表明,所設(shè)計(jì)的電路能夠滿足系統(tǒng)要求。
　　本文的創(chuàng)新性工作包括:
　　1、基于32級(jí)TDI型CMOS圖像傳感器,提出一種新型的混合域累加的讀出電路結(jié)構(gòu)。該

4、讀出結(jié)構(gòu)結(jié)合模擬域累加和數(shù)字域累加各自的優(yōu)勢(shì),能夠大幅節(jié)省累加器占用的芯片面積,在保證高速輸出行頻的基礎(chǔ)上,放寬數(shù)模轉(zhuǎn)換器對(duì)轉(zhuǎn)換速率的要求。仿真與驗(yàn)證結(jié)果表明,該混合域讀電路結(jié)構(gòu)能夠?qū)崿F(xiàn)與單純模擬域累加或單純數(shù)字域累加相同的信噪比提升性能。
　　2、在研究TDI型CMOS圖像傳感器工作原理和時(shí)間延遲積分技術(shù)的基礎(chǔ)上,基于混合域累加的讀出結(jié)構(gòu),分析推導(dǎo)出電流累加器的低噪聲設(shè)計(jì)方法,并設(shè)計(jì)一種低噪聲的新型電流信號(hào)累加電路。