數(shù)字通信同步技術(shù)的matlab與fpga實(shí)現(xiàn)

1、《數(shù)字通信同步技術(shù)的MATLAB與FPGA實(shí)現(xiàn)》,編著：杜勇 電子工業(yè)出版社出版 duyongcn@sina.cn http://duyongcn.blog.163.com,制作：cameion 2013年1月,第二章：FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理基礎(chǔ),,,2.1 FPGA中數(shù)的表示,,,2.2 FPGA中數(shù)的運(yùn)算,,,2.3 有限字長(zhǎng)效應(yīng),,,2.

2、4 FPGA中的常用處理模塊,2.1 FPGA中數(shù)的表示,,萊布尼茲與二進(jìn)制,2的零次方 = 12的一次方 = 22的二次方 = 42的三次方 = 82的四次方 = 162的五次方 = 322的六次方 = 642的七次方 = 128,定點(diǎn)數(shù)表示,,,,原碼、反碼與補(bǔ)碼,,正數(shù)的補(bǔ)碼、反碼及原碼完全相同。負(fù)數(shù)的補(bǔ)碼與反碼之間有一個(gè)簡(jiǎn)單的換算關(guān)系：補(bǔ)碼等于反碼在最低位加1。,原碼：-0.75 1 110,反碼：-0.7

3、5 1 001,補(bǔ)碼：-0.75 1 010,原碼的優(yōu)點(diǎn)：乘除運(yùn)算方便，不論正負(fù)數(shù)，乘除運(yùn)算都一樣，并以符號(hào) 位決定結(jié)果的正負(fù)號(hào)；若做加法則需要判斷兩個(gè)數(shù)符號(hào)是否相同； 若做減法，還需要判斷兩個(gè)數(shù)絕對(duì)值的大小，而后用大數(shù)減小數(shù)。補(bǔ)碼的優(yōu)點(diǎn)：是加減法運(yùn)算方便，不論正負(fù)數(shù)均可直接加，且符號(hào)位同 樣參與運(yùn)算。,浮點(diǎn)數(shù)格式,雖然浮點(diǎn)數(shù)的表示范圍及精度與定點(diǎn)數(shù)相比有很大的改善，但因?yàn)楦↑c(diǎn)數(shù)畢竟也是

4、以有限的32bit長(zhǎng)度來(lái)反映無(wú)限的實(shí)數(shù)集合，因此大多數(shù)情況下都是一個(gè)近似值。,,,單精度(IEEE Single—Precision Std.754)浮點(diǎn)數(shù)據(jù)格式：,,浮點(diǎn)數(shù)格式,主要考慮到FPGA中的乘法器核通常是18比特，修改尾數(shù)的長(zhǎng)度,,適合FPGA處理的浮點(diǎn)數(shù)據(jù)格式：,,,,2.2 FPGA中數(shù)的運(yùn)算,加減法運(yùn)算,FPGA中如何表示正數(shù)及負(fù)數(shù)？1111,是表示15還是-1？,源文件頭聲明程序包STD_LOGIC_UNSIG

5、NED：無(wú)符號(hào)運(yùn)算，無(wú)符號(hào)數(shù) STD_LOGIC_SIGNED： 有符號(hào)運(yùn)算，有符號(hào)數(shù)/補(bǔ)碼數(shù),加法運(yùn)算,在一個(gè)VHDL文件中分別指定有符號(hào)數(shù)及無(wú)符號(hào)數(shù)的方法,architecture Behavioral of SymbExam isBegin signed_out <= signed(d1)+signed(d2); unsigned_out <= d3+d4;end Behavioral;

6、,use IEEE.STD_LOGIC_UNSIGNED.ALL;,加法運(yùn)算,加法運(yùn)算,1）B比特的二進(jìn)制數(shù)，如當(dāng)作無(wú)符號(hào)整數(shù)，表示的范圍為0~2B-1；如當(dāng)作有符號(hào)整數(shù)，表示的范圍為-2B-1~2B-1-1； 2）如果二進(jìn)制數(shù)的表示范圍沒(méi)有溢出，將運(yùn)算數(shù)據(jù)均當(dāng)作無(wú)符號(hào)數(shù)或有符號(hào)數(shù)，則運(yùn)算結(jié)果正確； 3）兩個(gè)B比特的二進(jìn)制數(shù)做加/減法運(yùn)算，如要確保運(yùn)算結(jié)果不溢出，需要B+1位數(shù)據(jù)存放運(yùn)算結(jié)果； 4）兩

7、個(gè)二進(jìn)制數(shù)據(jù)進(jìn)行加/減法運(yùn)算，只要輸入數(shù)據(jù)相同，則不論是當(dāng)作有符號(hào)數(shù)還是無(wú)符號(hào)數(shù)，其運(yùn)算結(jié)果的二進(jìn)制數(shù)完全相同。,乘法運(yùn)算,2比特加減法運(yùn)算所需的硬件邏輯資源,乘法運(yùn)算,2比特加乘法運(yùn)算所需的硬件邏輯資源,乘法運(yùn)算,乘法器運(yùn)算與加減法運(yùn)算相比，需要占用成倍的硬件邏輯資源,A乘16 = A左移4位,如果一個(gè)乘數(shù)為常數(shù)時(shí)，可用移加運(yùn)算實(shí)現(xiàn)乘法：,A乘20 = A左移4位+A左移2位,A乘31 = A左移5位-A,除法運(yùn)算,在ISE集成開(kāi)發(fā)

8、環(huán)境下的VHDL語(yǔ)言編譯環(huán)境中，除法、指數(shù)、求模、求余等操作均沒(méi)有在“STD_LOGIC_SIGNED”和“STD_LOGIC_UNSIGNED”程序包中定義，操作數(shù)及運(yùn)算結(jié)果也沒(méi)有“STD_LOGIC_VECTOR”數(shù)據(jù)類型，因此無(wú)法在VHDL程序中直接對(duì)“STD_LOGIC_VECTOR”類型的數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算。,除法運(yùn)算通常采用IP核實(shí)現(xiàn),Constant RAM_RAW: integer:=7;Constant RAM_

9、COL: integer:=8;Constant RAM_NUM: integer:= RAM_RAW* RAM_COLConstant EXP: integer:=9;Constant COUNT: integer:=2**EXP;,除法運(yùn)算,乘法器運(yùn)算與加減法運(yùn)算相比，需要占用成倍的硬件邏輯資源,A除16 =. A右移4位,如果一個(gè)乘數(shù)為常數(shù)時(shí)，可用移加運(yùn)算實(shí)現(xiàn)乘法：,A除3 =. A乘（0.25+0.0625+0.0156）

10、 =. A右移2位+A右移4位+A右移6位,A除5 =. A乘（0.125+ 0.0625+0.0156 ） =. A右移3位+A右移4位+A右移6位,需要說(shuō)明的是，與常數(shù)乘法運(yùn)算不同，常量乘法通過(guò)左移運(yùn)算可以得到完全準(zhǔn)確的結(jié)果，而常數(shù)除法運(yùn)算卻不可避免地存在運(yùn)算誤差。,有效數(shù)據(jù)位的計(jì)算,所謂有效數(shù)據(jù)位，即指表示有用信息的數(shù)據(jù)位。比如說(shuō)整數(shù)型的有符號(hào)二進(jìn)制數(shù)據(jù)“001”，顯然只需要用二比特?cái)?shù)據(jù)即可正確表示“0

11、1”，因此最高位的符號(hào)位其實(shí)沒(méi)有代表任何信息。,對(duì)于兩個(gè)長(zhǎng)度為N的二進(jìn)制數(shù)據(jù)進(jìn)行加法運(yùn)算，需要采用N+1位數(shù)據(jù)才能獲得完全準(zhǔn)確的結(jié)果。如果需要采用N位數(shù)據(jù)存放結(jié)果，則取低N位會(huì)產(chǎn)生溢出，得出錯(cuò)誤結(jié)果，取高N位不會(huì)出現(xiàn)溢出，但運(yùn)算結(jié)果相當(dāng)于降低了1/2。,有效數(shù)據(jù)位的概念,加法運(yùn)算中的有效數(shù)據(jù)位,乘法運(yùn)算中的有效數(shù)據(jù)位,1）對(duì)于字長(zhǎng)分別為M、N的數(shù)據(jù)進(jìn)行乘法運(yùn)算，需要采用M+N位字長(zhǎng)的數(shù) 據(jù)才能得到準(zhǔn)確的結(jié)果；2）對(duì)于乘法

12、運(yùn)算，不需要通過(guò)擴(kuò)展位數(shù)來(lái)對(duì)齊乘數(shù)的小數(shù)點(diǎn)位置；3）當(dāng)乘數(shù)為小數(shù)時(shí)，乘法結(jié)果的小數(shù)位位數(shù)等于兩個(gè)乘數(shù)的小數(shù)位位數(shù)之和；4）當(dāng)需要對(duì)乘法運(yùn)算結(jié)果截取時(shí)，為保證得到正確的結(jié)果，只能取高位，而 舍去低位數(shù)據(jù)，這樣相當(dāng)于降低了運(yùn)算結(jié)果的精度；5）只有當(dāng)兩個(gè)乘數(shù)均為所能表示的最小負(fù)數(shù)（最高位為1，其余位均為0） 時(shí)，才有可能出現(xiàn)最高位與次高位不同的情況。也就是說(shuō)，只有在這種情 況下，才需要M+N位字長(zhǎng)的數(shù)據(jù)來(lái)存放準(zhǔn)確的最終

13、結(jié)果，其它情況下，實(shí)際 上均有兩位相同的符號(hào)位，只需要M+N－1位字長(zhǎng)即可存放準(zhǔn)確的運(yùn)算結(jié)果。,乘法運(yùn)算中的有效數(shù)據(jù)位,在ISE開(kāi)發(fā)環(huán)境中，提供的乘法器IP核在選擇輸出數(shù)據(jù)位數(shù)時(shí)，如果選擇全精度運(yùn)算，則會(huì)自動(dòng)生成M+N位字長(zhǎng)的運(yùn)算結(jié)果。在實(shí)際工程設(shè)計(jì)中，如果預(yù)先知道某位乘數(shù)不可能出現(xiàn)最小負(fù)值的情況，或者通過(guò)一些控制手段去除出現(xiàn)最小負(fù)值的情況，則完全可以只用M+N－1位字長(zhǎng)存放運(yùn)算結(jié)果，從而節(jié)約一位寄存器資源。如果乘法運(yùn)算只

14、是系統(tǒng)的中間環(huán)節(jié)，則后續(xù)的每個(gè)運(yùn)算步驟均可節(jié)約一位寄存器資源。,乘加運(yùn)算中的有效數(shù)據(jù)位,比如需要設(shè)計(jì)一個(gè)FIR濾波器：,,假設(shè)濾波器系數(shù)為h=[13，－38，74，99，99，74，－38，13]，如果輸入數(shù)據(jù)為N比特的二進(jìn)制數(shù)，則濾波器輸出最少需要采用多少位來(lái)準(zhǔn)確表示呢？,Max＝sum( abs(h))=448<2^9,輸入數(shù)據(jù)為N比特，則輸出數(shù)據(jù)需要N+9比特,2.3 有限字長(zhǎng)效應(yīng),考慮一個(gè)一階濾波器，其系統(tǒng)函數(shù)為：,