數(shù)電課程設(shè)計---交通燈控制電路設(shè)計

1、<p>　　2011—2012學(xué)年第二學(xué)期</p><p>　　《數(shù)字電子技術(shù)課程設(shè)計》任務(wù)書</p><p><b>　　專業(yè)班級 </b></p><p><b>　　姓 名</b></p><p>　　學(xué) 號 </p><p>　　

2、開課系室 </p><p><b>　　設(shè)計日期</b></p><p>　　一、設(shè)計題目：交通燈控制電路設(shè)計</p><p>　　二、設(shè)計任務(wù)及原理：</p><p>　　交通燈的顯示有很多方式，如十字路口、丁字路口等，而對于同一個路口又有很多不

3、 同的顯示要求，比如十字路口，車輛如果只要東西和南北方向通行就很簡單，而如果車子可以左右轉(zhuǎn)彎的通行就比較復(fù)雜，本實驗僅針對最簡單的南北和東西直行的情況。</p><p>　　要完成本實驗，首先必須了解交通路燈的燃滅規(guī)律。本實驗需要用到實驗箱上交通模塊中的發(fā)光二極管，即紅、黃、綠各四個。依人們的交通常規(guī)，“紅燈停，綠燈行，黃燈提醒”。其交通燈的燃滅規(guī)律為：東西路口的綠燈亮，南北路口的紅燈亮，

4、東西方向通車，延時一段時間后，東西路口綠燈滅，黃燈開始閃爍。閃爍若干次后，東西路口紅燈亮，而同時南北路口的綠燈亮，南北方向開始通車，延時一段時間后，南北路口的綠燈滅，黃燈開始閃爍。閃爍若干次后，再切換到東西路口方向，重復(fù)上述過程。</p><p>　　在實驗中使用4個七段碼管中的任意一個或兩個數(shù)碼管顯示時間。東西路和南北路的通車時間均設(shè)定為9s。數(shù)碼管的時間總是顯示為9、8、7……2、1、0、9、8……。在顯示時

5、間小于等于3秒的時候，通車方向的黃燈閃爍。在東西向綠燈期間，點陣顯示自己的姓名；在南北向綠燈期間，點陣顯示自己的學(xué)號后3位。</p><p><b>　　三、具體要求：</b></p><p>　　本實驗要完成任務(wù)就是設(shè)計一個簡單的交通燈控制器，交通燈顯示用實驗箱的交通燈模塊和七段碼管中的任意一個或兩個來顯示。系統(tǒng)時鐘選擇時鐘模塊的50MHz時鐘，黃燈閃爍時鐘要求為2

6、Hz，七段碼管的時間顯示為1Hz脈沖，即每1s中遞減一次，在顯示時間小于等于3秒的時候，通車方向的黃燈以2Hz的頻率閃爍。在東西向綠燈期間，點陣顯示自己的姓名；在南北向綠燈期間，點陣顯示自己的學(xué)號后3位。顯示方式：1秒顯示一個漢字或者一個數(shù)字（漢字和數(shù)字均靜止不動，即不循環(huán)），然后全暗1秒，然后再顯示一個漢字或者一個數(shù)字，以此類推。擴展要求：利用撥動開關(guān)K1擴展時間0-9至0-30s。</p><p>　　實驗箱

7、中用到的數(shù)字時鐘模塊、按鍵開關(guān)、數(shù)碼管、點陣與FPGA的接口電路，以及數(shù)字時鐘源、按鍵開關(guān)、數(shù)碼管、點陣與FPGA的管腳連接在以前的實驗中都做了詳細(xì)說明，這里不再贅述。交通燈模塊原理與LED燈模塊的電路原理一致，當(dāng)有高電平輸入時LED燈就會被點亮，反之不亮。只是LED發(fā)出的光有顏色之分。</p><p>　　四、輸入輸出資源說明：</p><p>　　1、外部輸入脈沖信號時鐘源CP（50M

8、Hz），經(jīng)適當(dāng)分頻后供計數(shù)器使用。</p><p>　　2、輸出1組顯示譯碼信號（每組7個輸出端），接到外部的兩個七段數(shù)碼管上，顯示倒計時；（擴展要求）或輸出2組顯示譯碼信號（每組7個輸出端），分別接到外部的兩個七段數(shù)碼管M1、M2上，M1和M2分別顯示30秒倒計時的十位和個位。</p><p>　　3、輸出6個高低電平信號，分別接到外部的6個指示縱向、橫向的LED燈。（輸出高電平時，對應(yīng)

9、的LED燈亮）</p><p>　　4、擴展要求：利用撥動開關(guān)K1將時間0-9s擴展為0-30s（黃燈仍然只在0-3s內(nèi)閃爍）</p><p><b>　　其具體框圖如下：</b></p><p>　　圖1 交通燈控制電路結(jié)構(gòu)框圖</p><p>　　根據(jù)如上說明，本設(shè)計的主要任務(wù)和設(shè)計要求是：</p>&

10、lt;p>　　1、按照現(xiàn)代數(shù)字系統(tǒng)的Top-Down模塊化設(shè)計方法，提出交通燈控制電路設(shè)計系統(tǒng)的整體設(shè)計方案，并進(jìn)行正確的功能劃分，分別提出并實現(xiàn)控制器、計數(shù)器、輸出譯碼、點陣顯示等模塊化子系統(tǒng)的設(shè)計方案。</p><p>　　2、在QuartusⅡ的EDA設(shè)計環(huán)境中，完成系統(tǒng)的頂層設(shè)計、各子系統(tǒng)的模塊化設(shè)計。分別完成各個基于Verilog語言實現(xiàn)的子模塊（包括控制器電路、計數(shù)器電路、輸出譯碼電路、點陣顯示

11、電路）的邏輯功能仿真。最后對頂層設(shè)計進(jìn)行功能仿真。 </p><p>　　3、在2步的基礎(chǔ)上，用下載電纜通過JTAG口將對應(yīng)的sof文件加載到FPGA中。觀察實驗結(jié)果是否與自己的編程思想一致。</p><p>　　電路設(shè)計、仿真與綜合</p><p><b>　　一、分頻器</b></p><p><b>　　

12、（1）、源代碼</b></p><p>　　module fenpin(clk,clk1,clk2,clk1000);</p><p>　　input clk;</p><p>　　output clk1,clk2,clk1000;</p><p>　　reg[31:0] cnt1,cnt2,cnt3;</p>&l

13、t;p>　　reg clk1,clk2,clk1000;</p><p><b>　　initial</b></p><p><b>　　begin</b></p><p><b>　　clk1=0;</b></p><p><b>　　clk2=0;</

14、b></p><p>　　clk1000=0;</p><p><b>　　cnt1=0;</b></p><p><b>　　cnt2=0;</b></p><p><b>　　cnt3=0;</b></p><p><b>　　end

15、</b></p><p>　　always@(posedge clk)</p><p><b>　　begin</b></p><p>　　if(cnt1==24999999)</p><p><b>　　begin</b></p><p>　　clk1<=

16、~clk1;</p><p><b>　　cnt1<=0;</b></p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p><p>　　

17、cnt1<=cnt1+1;</p><p><b>　　end</b></p><p>　　if(cnt2==12499999)</p><p><b>　　begin</b></p><p>　　clk2<=~clk2;</p><p><b>　　c

18、nt2<=0;</b></p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p><p>　　cnt2<=cnt2+1;</p><p>&l

19、t;b>　　end</b></p><p>　　if(cnt3==24999)</p><p><b>　　begin</b></p><p>　　clk1000<=~clk1000;</p><p><b>　　cnt3<=0;</b></p><

20、p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p><p>　　cnt3<=cnt3+1;</p><p><b>　　end</b></p>&l

21、t;p><b>　　end</b></p><p><b>　　endmodule</b></p><p><b>　　（2）元件</b></p><p><b>　?。?）仿真波形</b></p><p>　　因把50MHZ分成1HZ波形顯示不出來

22、，所以把分頻倍數(shù)減小1000倍，用于檢驗。</p><p><b>　　二、倒計時</b></p><p><b>　?。?）源程序</b></p><p>　　module daojishi(clk,out);</p><p>　　input clk;</p><p>　　

23、output[3:0] out;</p><p>　　reg[3:0] out;</p><p><b>　　initial</b></p><p>　　out<=4'b1001;</p><p>　　always@(posedge clk)</p><p><b>　　b

24、egin </b></p><p>　　if(out==4'b0000)</p><p><b>　　begin</b></p><p>　　out<=4'b1001;</p><p><b>　　end</b></p><p><

25、b>　　else </b></p><p><b>　　begin</b></p><p>　　out<=out-1;</p><p><b>　　end </b></p><p><b>　　end</b></p><p>&

26、lt;b>　　endmodule</b></p><p><b>　　（2）元件</b></p><p><b>　?。?）波形仿真</b></p><p><b>　　控制器</b></p><p><b>　?。?）源程序</b>&l

27、t;/p><p>　　module kongzhi(clk,hong1,hong2,huang1,huang2,lv1,lv2);</p><p>　　input clk;</p><p>　　output hong1,hong2,huang1,huang2,lv1,lv2;</p><p>　　reg[4:0] cnt1,cnt2;</p

28、><p>　　reg hong1,hong2,huang1,huang2,lv1,lv2,k;</p><p><b>　　initial</b></p><p><b>　　begin</b></p><p>　　hong1<=1;hong2<=1;huang1<=0;huang2&

29、lt;=0;lv1<=0;lv2<=0;cnt1<=20;cnt2<=19;</p><p><b>　　end</b></p><p>　　always@(posedge clk)</p><p><b>　　begin</b></p><p>　　if(cnt1==10)

30、</p><p><b>　　begin</b></p><p>　　hong1<=~hong1;</p><p>　　lv1<=~lv1;</p><p>　　cnt1<=cnt1-1;</p><p><b>　　k=1;</b></p>

31、<p><b>　　end</b></p><p>　　else if(cnt1==3)</p><p><b>　　begin</b></p><p>　　lv1<=~lv1;</p><p>　　huang1<=~huang1;</p><p>　　

32、cnt1<=cnt1-1;</p><p><b>　　end</b></p><p>　　else if(cnt1==0)</p><p><b>　　begin</b></p><p>　　hong1<=~hong1;</p><p>　　huang1<

33、=~huang1;</p><p><b>　　cnt1<=20;</b></p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p><p&g

34、t;　　cnt1<=cnt1-1;</p><p><b>　　end</b></p><p>　　if(cnt2==19)</p><p><b>　　begin</b></p><p>　　hong2<=~hong2;</p><p>　　lv2<=~l

35、v2;</p><p>　　cnt2<=cnt2-1;</p><p><b>　　k=0;</b></p><p><b>　　end</b></p><p>　　else if(cnt2==12)</p><p><b>　　begin</b>

36、</p><p>　　lv2<=~lv2;</p><p>　　huang2<=~huang2;</p><p>　　cnt2<=cnt2-1;</p><p><b>　　end</b></p><p>　　else if(cnt2==9)</p><p&g

37、t;<b>　　begin</b></p><p>　　hong2<=~hong2;</p><p>　　huang2<=~huang2;</p><p>　　cnt2<=cnt2-1;</p><p><b>　　end</b></p><p>　　els

38、e if(cnt2==0)</p><p><b>　　begin</b></p><p><b>　　cnt2<=19;</b></p><p><b>　　end</b></p><p><b>　　else</b></p><

39、;p><b>　　begin </b></p><p>　　cnt2<=cnt2-1;</p><p><b>　　end</b></p><p><b>　　end</b></p><p><b>　　endmodule</b></p&

40、gt;<p><b>　　（2）元件</b></p><p><b>　?。?）波形仿真</b></p><p><b>　　四、譯碼器</b></p><p><b>　　（1）源程序</b></p><p>　　module yimaqi

41、(in,clk,out);</p><p>　　input clk;</p><p>　　input[3:0] in;</p><p>　　output[6:0] out;</p><p>　　reg[6:0] out;</p><p>　　always@(posedge clk)</p><p&g

42、t;<b>　　begin</b></p><p><b>　　case(in)</b></p><p>　　4'b0000:out=7'b0000001;</p><p>　　4'b0001:out=7'b1001111;</p><p>　　4'b0010

43、:out=7'b0010010;</p><p>　　4'b0011:out=7'b0000110;</p><p>　　4'b0100:out=7'b1001100;</p><p>　　4'b0101:out=7'b0100100;</p><p>　　4'b0110:out

44、=7'b0100000;</p><p>　　4'b0111:out=7'b0001111;</p><p>　　4'b1000:out=7'b0000000;</p><p>　　4'b1001:out=7'b0000100;</p><p><b>　　endcase<

45、;/b></p><p><b>　　end</b></p><p><b>　　endmodule</b></p><p><b>　?。?）元件</b></p><p><b>　　（3）波形仿真</b></p><p>

46、<b>　　點陣</b></p><p><b>　　源程序</b></p><p>　　module dianzhen(clk,cin,en1,en2,r,c);</p><p>　　input clk,en1,en2;</p><p>　　input [3:0] cin;</p>

47、<p>　　reg [3:0]cnt;</p><p>　　output [15:0] r;</p><p>　　output [15:0] c;</p><p>　　reg [15:0] r;</p><p>　　reg [15:0] c;</p><p>　　always @(posedge clk)&l

48、t;/p><p><b>　　begin</b></p><p>　　if(cnt==15)</p><p><b>　　cnt=0;</b></p><p><b>　　else</b></p><p>　　cnt=cnt+1;</p>&l

49、t;p>　　if(en2==1)</p><p><b>　　begin</b></p><p>　　if(cin==9 || cin==6)</p><p><b>　　begin</b></p><p><b>　　case(cnt)</b></p>

50、<p>　　0:begin r<=16'b0111111111111111;c<=16'b0000000000000000;end</p><p>　　1:begin r<=16'b1011111111111111;c<=16'b0111111111111110;end</p><p>　　2:begin r<=16&

51、#39;b1101111111111111;c<=16'b0000000010000000;end</p><p>　　3:begin r<=16'b1110111111111111;c<=16'b0000000010000000;end</p><p>　　4:begin r<=16'b1111011111111111;c<=

52、16'b0000000010000000;end</p><p>　　5:begin r<=16'b1111101111111111;c<=16'b0000000010000000;end</p><p>　　6:begin r<=16'b1111110111111111;c<=16'b0000000010000000;end

53、</p><p>　　7:begin r<=16'b1111111011111111;c<=16'b0000000010000000;end</p><p>　　8:begin r<=16'b1111111101111111;c<=16'b0000000010000000;end</p><p>　　9:beg

54、in r<=16'b1111111110111111;c<=16'b0000000010000000;end</p><p>　　10:begin r<=16'b1111111111011111;c<=16'b0000000010000000;end</p><p>　　11:begin r<=16'b111111111

55、1101111;c<=16'b0000000010000000;end</p><p>　　12:begin r<=16'b1111111111110111;c<=16'b0000000010000000;end</p><p>　　13:begin r<=16'b1111111111111011;c<=16'b0000

56、000010100000;end</p><p>　　14:begin r<=16'b1111111111111101;c<=16'b0000000001000000;end</p><p>　　15:begin r<=16'b1111111111111110;c<=16'b0000000000000000;end</p>

57、<p><b>　　endcase</b></p><p><b>　　end</b></p><p>　　else if(cin==8 || cin==5)</p><p><b>　　begin</b></p><p><b>　　case(cnt)

58、</b></p><p>　　0:begin r<=16'b0111111111111111;c<=16'b0000000000000000;end</p><p>　　1:begin r<=16'b1011111111111111;c<=16'b0000000001000000;end</p><p&

59、gt;　　2:begin r<=16'b1101111111111111;c<=16'b0000011111100000;end</p><p>　　3:begin r<=16'b1110111111111111;c<=16'b0000010000010000;end</p><p>　　4:begin r<=16'b1

60、111011111111111;c<=16'b0000001000101100;end</p><p>　　5:begin r<=16'b1111101111111111;c<=16'b0000000101000000;end</p><p>　　6:begin r<=16'b1111110111111111;c<=16'

61、;b0000000111000000;end</p><p>　　7:begin r<=16'b1111111011111111;c<=16'b0000011000110000;end</p><p>　　8:begin r<=16'b1111111101111111;c<=16'b0011100000001110;end</p

62、><p>　　9:begin r<=16'b1111111110111111;c<=16'b0000000011000000;end</p><p>　　10:begin r<=16'b1111111111011111;c<=16'b0000001100000000;end</p><p>　　11:begin r

63、<=16'b1111111111101111;c<=16'b0000000001100000;end</p><p>　　12:begin r<=16'b1111111111110111;c<=16'b0000000110000000;end</p><p>　　13:begin r<=16'b1111111111111

64、011;c<=16'b0000001000000000;end</p><p>　　14:begin r<=16'b1111111111111101;c<=16'b0000000000000000;end</p><p>　　15:begin r<=16'b1111111111111110;c<=16'b00000000

65、00000000;end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p>　　else if(cin==7 || cin==4)</p><p><b>　　begin</b></p><p&g

66、t;<b>　　case(cnt)</b></p><p>　　0:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　1:begin r<=16'b1111111111111111;c<=16'b1111111111111111

67、;end</p><p>　　2:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　3:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　4

68、:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　5:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　6:begin r<=16'b1111111

69、111111111;c<=16'b1111111111111111;end</p><p>　　7:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　8:begin r<=16'b1111111111111111;c<=16'b1111

70、111111111111;end</p><p>　　9:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　10:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p>

71、<p>　　11:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　12:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　13:begin r<

72、=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　14:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　15:begin r<=16'b1111111111111111;

73、c<=16'b1111111111111111;end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b>

74、;</p><p><b>　　case(cnt)</b></p><p>　　0:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　1:begin r<=16'b1111111111111111;c<=16&#

75、39;b1111111111111111;end</p><p>　　2:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　3:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end<

76、/p><p>　　4:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　5:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　6:begin r

77、<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　7:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　8:begin r<=16'b111111111111111

78、1;c<=16'b1111111111111111;end</p><p>　　9:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　10:begin r<=16'b1111111111111111;c<=16'b11111111111

79、11111;end</p><p>　　11:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　12:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p

80、>　　13:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　14:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　15:begin r<=16

81、9;b1111111111111111;c<=16'b1111111111111111;end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p><b>　　end</b></p><p>　　else

82、 if(en1==1)</p><p><b>　　begin</b></p><p>　　if(cin==9 || cin==6)</p><p><b>　　begin</b></p><p><b>　　case(cnt)</b></p><p>

83、　　0:begin r<=16'b0111111111111111;c<=16'b0000000000000000;end</p><p>　　1:begin r<=16'b1011111111111111;c<=16'b0000000000000000;end</p><p>　　2:begin r<=16'b1101

84、111111111111;c<=16'b0000000000000000;end</p><p>　　3:begin r<=16'b1110111111111111;c<=16'b0001110000000000;end</p><p>　　4:begin r<=16'b1111011111111111;c<=16'b0

85、010010000000000;end</p><p>　　5:begin r<=16'b1111101111111111;c<=16'b0100000000000000;end</p><p>　　6:begin r<=16'b1111110111111111;c<=16'b0100000000000000;end</p>

86、;<p>　　7:begin r<=16'b1111111011111111;c<=16'b0101110000000000;end</p><p>　　8:begin r<=16'b1111111101111111;c<=16'b0110001000000000;end</p><p>　　9:begin r<=

87、16'b1111111110111111;c<=16'b0010001000000000;end</p><p>　　10:begin r<=16'b1111111111011111;c<=16'b0100001000000000;end</p><p>　　11:begin r<=16'b1111111111101111;c

88、<=16'b0100001000000000;end</p><p>　　12:begin r<=16'b1111111111110111;c<=16'b0011110000000000;end</p><p>　　13:begin r<=16'b1111111111111011;c<=16'b0000000000000

89、000;end</p><p>　　14:begin r<=16'b1111111111111101;c<=16'b0000000000000000;end</p><p>　　15:begin r<=16'b1111111111111110;c<=16'b0000000000000000;end</p><p&g

90、t;<b>　　endcase</b></p><p><b>　　end</b></p><p>　　else if(cin==8 || cin==5)</p><p><b>　　begin</b></p><p><b>　　case(cnt)</b>

91、;</p><p>　　0:begin r<=16'b0111111111111111;c<=16'b0000000000000000;end</p><p>　　1:begin r<=16'b1011111111111111;c<=16'b0000000000000000;end</p><p>　　2:be

92、gin r<=16'b1101111111111111;c<=16'b0000000000000000;end</p><p>　　3:begin r<=16'b1110111111111111;c<=16'b0001100000000000;end</p><p>　　4:begin r<=16'b1111011111

93、111111;c<=16'b0010010000000000;end</p><p>　　5:begin r<=16'b1111101111111111;c<=16'b0100001000000000;end</p><p>　　6:begin r<=16'b1111110111111111;c<=16'b0100001

94、000000000;end</p><p>　　7:begin r<=16'b1111111011111111;c<=16'b0100001000000000;end</p><p>　　8:begin r<=16'b1111111101111111;c<=16'b0100001000000000;end</p><

95、;p>　　9:begin r<=16'b1111111110111111;c<=16'b0100001000000000;end</p><p>　　10:begin r<=16'b1111111111011111;c<=16'b0100001000000000;end</p><p>　　11:begin r<=16&#

96、39;b1111111111101111;c<=16'b0100001000000000;end</p><p>　　12:begin r<=16'b1111111111110111;c<=16'b0010010000000000;end</p><p>　　13:begin r<=16'b1111111111111011;c<

97、=16'b0001100000000000;end</p><p>　　14:begin r<=16'b1111111111111101;c<=16'b0000000000000000;end</p><p>　　15:begin r<=16'b1111111111111110;c<=16'b0000000000000000;

98、end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p>　　else if(cin==7 || cin==4)</p><p><b>　　begin</b></p><p><b&g

99、t;　　case(cnt)</b></p><p>　　0:begin r<=16'b0111111111111111;c<=16'b0000000000000000;end</p><p>　　1:begin r<=16'b1011111111111111;c<=16'b0000000000000000;end</

100、p><p>　　2:begin r<=16'b1101111111111111;c<=16'b0000000000000000;end</p><p>　　3:begin r<=16'b1110111111111111;c<=16'b0000000000000000;end</p><p>　　4:begin r&

101、lt;=16'b1111011111111111;c<=16'b0000000001111000;end</p><p>　　5:begin r<=16'b1111101111111111;c<=16'b0000000010000100;end</p><p>　　6:begin r<=16'b1111110111111111

102、;c<=16'b0000000100000010;end</p><p>　　7:begin r<=16'b1111111011111111;c<=16'b0000000100000010;end</p><p>　　8:begin r<=16'b1111111101111111;c<=16'b0000000100000

103、010;end</p><p>　　9:begin r<=16'b1111111110111111;c<=16'b0000000100000100;end</p><p>　　10:begin r<=16'b1111111111011111;c<=16'b0000000111111000;end</p><p>

104、;　　11:begin r<=16'b1111111111101111;c<=16'b0000000100000000;end</p><p>　　12:begin r<=16'b1111111111110111;c<=16'b0000000010000000;end</p><p>　　13:begin r<=16'b

105、1111111111111011;c<=16'b0000000001000000;end</p><p>　　14:begin r<=16'b1111111111111101;c<=16'b0000000000111100;end</p><p>　　15:begin r<=16'b1111111111111110;c<=16&

106、#39;b0000000000000000;end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p&g

107、t;<p><b>　　case(cnt)</b></p><p>　　0:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　1:begin r<=16'b1111111111111111;c<=16'b11111

108、11111111111;end</p><p>　　2:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　3:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p>&

109、lt;p>　　4:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　5:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　6:begin r<=16&#

110、39;b1111111111111111;c<=16'b1111111111111111;end</p><p>　　7:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　8:begin r<=16'b1111111111111111;c<=1

111、6'b1111111111111111;end</p><p>　　9:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　10:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end

112、</p><p>　　11:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　12:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　13:

113、begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　14:begin r<=16'b1111111111111111;c<=16'b1111111111111111;end</p><p>　　15:begin r<=16'b111111

114、1111111111;c<=16'b1111111111111111;end</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p><b>　　end</b></p><p><b>　　end&

115、lt;/b></p><p><b>　　endmodule</b></p><p><b>　　元件</b></p><p><b>　　波形仿真</b></p><p><b>　　總體電路圖</b></p><p>&l

116、t;b>　　總體測試波形</b></p><p><b>　　實習(xí)總結(jié)與體會</b></p><p>　　為期5天的課程設(shè)計實習(xí)結(jié)束了，這次實習(xí)把課本知識充分運用到了實踐中，我感覺獲益匪淺。在交通燈控制系統(tǒng)設(shè)計中，充分體現(xiàn)了動手能力以及對課本的掌握程度。在實驗中，我對verilog語言的規(guī)則與使用技巧有了更深的理解與掌握，已經(jīng)能熟練運用quartus

117、軟件進(jìn)行編程，仿真，生成模塊，設(shè)計原理圖，包括鎖定管腳，下載到試驗箱中真實的實現(xiàn)其功能等。試驗中，我也遇到了很多問題：首先在編分頻器時，編好之后，仿真波形。實際要求是加50MHZ的時鐘脈沖，但軟件中達(dá)不到要求，經(jīng)過和老師討論，想出可以同時縮小適當(dāng)?shù)谋稊?shù)，以檢驗波形是否正確，最終問題得以順利解決；還有在設(shè)計點陣時，結(jié)果上去測試，名字和學(xué)號都是反的，后和同學(xué)探討，發(fā)現(xiàn)可通過顛倒一下管腳來解決。實習(xí)過程中也遇到了這樣或那樣的問題，我也經(jīng)歷了從