組成原理課程設計--計算機簡單模型設計——運算器

1、<p>　　計算機組成原理課程設計報告</p><p>　　項 目 名 稱： 計算機簡單模型設計——運算器 </p><p>　　作 者 姓 名： </p><p>　　專 業(yè) ： 計算機科學與技術 </p><p>　　學 號 ：

2、 </p><p>　　指 導 教 師： </p><p>　　完 成 日 期： 2011年12月 23日 </p><p><b>　　計算機工程系</b></p><p><b>　　目錄</b>&

3、lt;/p><p><b>　　摘要3</b></p><p><b>　　關鍵詞3</b></p><p><b>　　正文3</b></p><p>　　2.1運算器部分：3</p><p>　　2.2存儲器部分4</p><

4、;p>　　2.3寄存器部分6</p><p>　　2.4時序電路部分6</p><p>　　2.5輸入輸出接口電路7</p><p>　　3.1對試驗結果的分析討論及理論計算結果的比較8</p><p>　　3.2調試與性能分析9</p><p><b>　　結論12</b>&l

5、t;/p><p><b>　　參考文獻12</b></p><p><b>　　摘要</b></p><p>　　本課程設計綜合運用運算器、控制器、存儲器、輸入輸出系統(tǒng)、總線等部件和輔助電路，完成一個運算器計算機的設計和實現(xiàn)（包括硬件和軟件）。</p><p>　　用Proteus 7 Profess

6、ional 軟件實現(xiàn)設計上述功能，通過這次課程設計實現(xiàn)了運算器功能</p><p><b>　　關鍵詞</b></p><p>　　基本模型機的設計；運算器；存儲器；控制器；輸入輸出系統(tǒng)；總線等部件和輔助電路</p><p><b>　　正文</b></p><p><b>　　1、總體思

7、路：</b></p><p>　　就是在存儲器內取數據到寄存器然后到運算器然后存入另一個寄存器，通過總線存入另一個存儲器</p><p><b>　　2、理論分析</b></p><p><b>　　2.1運算器部分：</b></p><p><b>　　74LS181<

8、/b></p><p><b>　　2.2存儲器部分</b></p><p>　　雙向八總線收發(fā)器74LS245</p><p>　　是8路同相三態(tài)雙向總線收發(fā)器，可雙向傳輸數據。74LS245還具有雙向三態(tài)功能，既可以輸出，也可以輸入數據。*當片選端/CE低電平有效時，DIR=“0”，信號由 B 向 A 傳輸（接收）DIR=“1”，信號

9、由 A 向 B 傳輸；（發(fā)送）當/CE為高電平時，A、B均為高阻態(tài)。</p><p><b>　　存儲器6264：</b></p><p>　　A0~A12為13根地址線，i/O0~O7八根數據線，CS1，CS2為兩個片選</p><p>　　端，OE為為數據輸出選通端，WR為寫信號</p><p><b>　

10、　2.3寄存器部分</b></p><p>　　寄存器74LS373：</p><p>　　當三態(tài)允許控制端 OE 為低電平時，O0~O7 為正常邏輯狀態(tài)，可用來驅動負載或總線。當 OE 為高電平時，O0~O7 呈高阻態(tài)，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。</p><p><b>　　2.4時序電路部分</b

11、></p><p>　　通過D觸發(fā)器和脈沖源，邏輯分析儀驗證時序發(fā)生信號</p><p>　　操作控制器就利用定時脈沖的順序和不同的脈沖間隔，來控制計算機的工作</p><p>　　邏輯表達式為：P1=Q1,P2,T1=Q2Q3,T2=,T3=,T4=·</p><p><b>　　74LS74</b>&

12、lt;/p><p>　　2.5輸入輸出接口電路</p><p>　　3試驗裝置和測試方法</p><p>　　實驗平臺：Proteus 7 Professional </p><p>　　實驗器件：74LS181 74LS245 74LS373 6264 74LS74 AND LED-RED NOT OR SW-SPDT </p

13、><p>　　測試方法裝置：用模型機仿真軟件 進行測試，編寫微程序指令代碼</p><p>　　3.1對試驗結果的分析討論及理論計算結果的比較</p><p>　　U2是運算器，U1和U5是寄存器，U3是74LS245,U6是6264，</p><p><b>　　整體效果圖：</b></p><p>

14、;　　3.2調試與性能分析</p><p>　　調節(jié)最右邊的八個開關，觀察燈的變化，調節(jié)運算器的可以實現(xiàn)其他的運算</p><p>　　調節(jié)2426的部分開關后</p><p>　　第二次調整U6部分開關</p><p><b>　　理論結果真值表</b></p><p><b>　　結

15、論</b></p><p>　　實驗結果與上述真值表基本符合，在存儲器內取數據到寄存器然后到運算器然后存入另一個寄存器，通過總線存入另一個存儲器</p><p>　　經過這次課程設計，提高了我的動手能力，同學之間互相幫助，解決了問題。對運算器、存儲器、寄存器、時序電路的了解更加深刻了。</p><p><b>　　參考文獻</b>&