《數(shù)學電子技術(shù)基礎》課程設計說明書--數(shù)字秒表

1、<p><b>　　1概 述</b></p><p>　　1.1課程設計的目的</p><p>　　課程設計的目的主要是通過設計環(huán)節(jié)的實際訓練，加深學生對該課程基礎知識和基本理論的理解和掌握，培養(yǎng)學生綜合運用所學知識的能力，使之在理論分析、設計、計算、制圖、運用標準和規(guī)范、查閱設計手冊與資料以及計算機應用能力等方面得到初步訓練，促進學生養(yǎng)成嚴謹求實的科學態(tài)

2、度。</p><p>　　1.2課程設計的技術(shù)要求</p><p>　　設計一個能測量八名運動員短跑成績的數(shù)字秒表。要求用四位數(shù)碼管顯示時間，格式為00:00s。</p><p>　　秒表設置九個開關(guān)輸入（清零開關(guān)一個和記錄開關(guān)八個）。按下記錄開關(guān)，將當前計數(shù)時間暫存并顯示在數(shù)碼管上。</p><p>　　確定設計方案，按功能模塊的劃分選擇元

3、器件和中小規(guī)模集成電路，設計分電路，畫出總體電路原理圖，闡述基本原理。</p><p>　　2數(shù)字秒表的設計與制作</p><p><b>　　2.1設計方案選擇</b></p><p>　　本系統(tǒng)主要由555 定時器構(gòu)成的多諧震蕩電路，以74LS90芯片為核心的多功能計數(shù)</p><p>　　器，以及以74LS48 和

4、LED 共陰極數(shù)碼管為核心的譯碼驅(qū)動顯示電路等組成。通過555 定</p><p>　　時電路產(chǎn)生一個100HZ 的脈沖信號（其對應最小計時單位0.01S），在脈沖發(fā)生由高電平到低電平變化時驅(qū)動低位計數(shù)器進行計數(shù)，在驅(qū)動譯碼顯示的同時，滿進制向高位發(fā)出進位信號并自身清零。可以通過外圍控制電路實現(xiàn)對秒表的清零和顯示暫停等功能。</p><p>　　本設計可以有以下幾種常見的設計思路：其一是始

5、終發(fā)生電路采用固定頻率的晶振實現(xiàn)脈沖信號的產(chǎn)生，在經(jīng)過分頻器實現(xiàn)分頻，最終得到100HZ 的信號。其二是計數(shù)電路的設計可以通過74LS92 和74LS160實現(xiàn)，也可以由74LS290 實現(xiàn)，最終確定采用74LS90方案，因為此計數(shù)不需要進行置數(shù)（除了清零），因此采用74LS90比較簡潔。</p><p><b>　　2.2系統(tǒng)模塊組成</b></p><p>　　數(shù)

6、字秒表主要由多諧振蕩電路、計數(shù)電路、寄存電路和譯碼顯示電路組成。系統(tǒng)組成框圖如下圖所示：</p><p>　　圖2.2.1 系統(tǒng)組成框圖</p><p><b>　　2.3系統(tǒng)功能要求</b></p><p>　　（1）具有始終秒表系統(tǒng)功能要求顯示功能，用四個數(shù)碼管分別顯示秒和分；</p><p>　?。?）具有3種功能

7、狀態(tài)：系統(tǒng)時間運行狀態(tài)，系統(tǒng)時間至零狀態(tài)，暫存顯示狀態(tài)，通過輸入控制信號可以使系統(tǒng)在這3個狀態(tài)之間切換，使數(shù)碼管顯示相應狀態(tài)的時間；</p><p>　　（3）秒采用100進制計數(shù)，當計數(shù)到99時又會恢復為00；百分秒采用100進制計數(shù)，當計數(shù)到99時，向上進位并恢復00。系統(tǒng)時間可以同單獨的至零信號，將數(shù)碼管顯示時間直接恢復到00：00狀態(tài)。</p><p>　　2.4各模塊原理及其功能

8、</p><p>　　2.4.1多諧振蕩電路</p><p>　　多諧振蕩電路由集成塊555、電阻R1、R2、電容C1、C2組成多諧振蕩器，當接通電源，電源通過電阻R1與R2對電容C2進充電，當UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，內(nèi)部三極管導通，C2通過電阻R2進行放電，當UC2下降到1/3VCC時，內(nèi)部三極管截止，集成塊555的3腳輸出高電平，接著電源又通過電阻R1

9、與R2對電容C2進充電，當UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，如此循環(huán)的充、放電，555的3腳輸出100HZ的矩形方波信號加到U7Q的輸入端。</p><p>　　由555定時器的原理知道，555輸出地脈沖的頻率為：</p><p>　　555電路圖的接法如圖所示：</p><p>　　圖2.4.1 555電路圖</p><

10、p>　　由于555 定時器自身存在一定的缺陷，即產(chǎn)生的波形穩(wěn)定性差，計時精度差，所以在設計中盡量避免引入其他干擾因素。由于計時器在計數(shù)時只是要求有一個高電平到低電平的變化或這是由低電平到高電平的變化就能夠工作。所以事實上不別要設計成為占空比為一比二的脈沖。下圖為Q端輸出的脈沖波形圖：</p><p>　　圖2.4.2 555電路產(chǎn)生的脈沖波形圖</p><p><b>　　

11、2.4.2計數(shù)電路</b></p><p>　　本設計中主要用74LS90實現(xiàn)100進制計數(shù)，當顯示十秒和秒的兩個數(shù)碼管計數(shù)到99時變自動跳回00，同樣當顯示0.1秒和0.01秒的兩個數(shù)碼管計數(shù)到99時也會自動清零。</p><p>　　本電路是由4 個主從觸發(fā)器和用作除2 計數(shù)器及計數(shù)周期長度為除5 的3 位2 進制計數(shù)器所用的附加選通所組成。有選通的零復位和置9 輸入。&l

12、t;/p><p>　　為了利用本計數(shù)器的最大計數(shù)長度（十進制），可將B 輸入同QA 輸出連接，輸入計數(shù)脈沖可加到輸入A 上，此時輸出就如相應的功能表上所要求的那樣。LS90 可以獲得對稱的十分頻計數(shù)，辦法是將QD 輸出接到A 輸入端，并把輸入計數(shù)脈沖加到B 輸入端，在QA 輸出端處產(chǎn)生對稱的十分頻方波。</p><p>　　引腳圖如圖2.4.2所示：</p><p>　

13、　圖2.4.2 74LS90引腳圖</p><p><b>　　真值表如圖所示：</b></p><p>　　表2.4.1 74LS90真值表</p><p>　　說明：A． 將輸出QA與輸入B相接，構(gòu)成8421BCD碼計數(shù)器；</p><p>　　B． 將輸出QD與輸入A相接，構(gòu)成5421BCD碼計數(shù)器；</p&

14、gt;<p>　　C． 表中H為高電平、L為低電平、×為不定狀態(tài)。</p><p>　　74LS90邏輯電路圖2.4.3，由四個主從JK觸發(fā)器和一些附加門電路組成，整個電路可分兩部分，其中FA觸發(fā)器構(gòu)成一位二進制計數(shù)器；FD、FC、FB構(gòu)成異步五進制計數(shù)器。 在74LS90計數(shù)器電路中，設有專用置“0”端R1、R2和置位（置“9”）端S1、S2。</p><p>

15、　　74LS90具有如下的五種基本工作方式：</p><p>　?。?）五分頻：即由QD、QC 、 QB組成的異步五進制計數(shù)器工作方式。</p><p>　?。?）十分頻（8421碼）：將QA與CK2聯(lián)接，可構(gòu)成8421碼十分頻電路。</p><p>　?。?）六分頻：在十分頻（8421碼）的基礎上，將QB端接R1，QC端接R2。其計數(shù)順序為000～101，當?shù)诹鶄€

16、脈沖作用后，出現(xiàn)狀態(tài)QCQBQA=110，利用QBQC=11反饋到R1和R2的方式使電路置“0”。 </p><p>　?。?）九分頻：QA→R1、QD→R2，構(gòu)成原理同六分頻。</p><p>　　（5）十分頻（5421碼）：將五進制計數(shù)器的輸出端QD接二進制計數(shù)器的脈沖輸入端</p><p>　　K1，即可構(gòu)成5421碼十分頻工作方式。</p>&

17、lt;p>　　圖2.4.3 74LS90邏輯電路圖</p><p>　　本設計中74LS90用作十進制計數(shù)，其電路圖接法如下圖所示：</p><p>　　圖2.4.4 74LS90的十進制接法圖</p><p><b>　　2.4.3寄存電路</b></p><p>　　寄存器通常是計算機和數(shù)字電子系統(tǒng)中用于存儲二

18、進制代碼等運算數(shù)據(jù)的一種邏輯器件。寄存器有四位雙穩(wěn)態(tài)輸出和八位雙穩(wěn)態(tài)輸出等，本設計中用的十八位雙穩(wěn)態(tài)輸出74LS373. 74ls373是常用的地址鎖存器芯片，它實質(zhì)是一個是帶三態(tài)緩沖輸出的8D觸發(fā)器，在單片機系統(tǒng)中為了擴展外部存儲器，通常需要一塊74ls373芯片.其引腳圖如圖2.5所示：</p><p>　　圖2.4.5 74LS373引腳圖</p><p>　　74ls373工作原理

19、簡述:</p><p>　　(1).1腳是輸出使能(OE),是低電平有效,當1腳是高電平時,不管輸入3、4、7、8、13、14、17、18如何,也不管11腳(鎖存控制端,G)如何,輸出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈現(xiàn)高阻狀態(tài)(或者叫浮空狀態(tài));</p><p>　　(2).當1腳是低電平時,只要11腳(鎖存控制端

20、,G)上出現(xiàn)一個下降沿,輸出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈現(xiàn)輸入腳3、4、7、8、13、14、17、18的狀態(tài).</p><p>　　鎖存端LE 由高變低時，輸出端8 位信息被鎖存，直到LE 端再次有效。 當三態(tài)門使能信號OE為低電平時，三態(tài)門導通，允許Q0~Q7輸出，OE為高電平時，輸出懸空。</p><p>

21、　　在本設計中，先將OE端置低電平，LE端置高電平，當按下記錄按鍵時，使LE端有高電平變?yōu)榈碗娖剑瑒t寄存器的輸出保持為當前的數(shù)據(jù)，將寄存器與譯碼顯示電路連接，則顯示將暫停，顯示當前的數(shù)據(jù)！但計數(shù)不會停止。</p><p>　　2.4.4譯碼顯示電路</p><p>　　本設計的譯碼驅(qū)動電路是以74LS48 芯片和共陰極七段數(shù)碼管實現(xiàn)的。</p><p>　　顯示器可

22、顯示系統(tǒng)的運行狀態(tài)及工作數(shù)據(jù)，我們所選用的是發(fā)光二極管（LED）顯示器，它分為兩種，共陰極（BS201/202）與共陽極（BS211/212），我們所選的是共陰極，它是將發(fā)光二極管的陰極短接后作為公共極，當驅(qū)動信號為高電平時，陰極必須接低電平，才能夠發(fā)光顯示。共陰極數(shù)碼管的外引腳及內(nèi)部電路如下圖：</p><p>　　圖2.4.7 共陰極數(shù)碼管的引腳及內(nèi)部結(jié)構(gòu)</p><p>　　七段顯示

23、譯碼：驅(qū)動共陰極顯示器的譯碼器輸出為高電平有效，所以選用74LS48</p><p>　　驅(qū)動共陰極的發(fā)光二極管顯示器。下圖是74LS48 外引線排列圖與功能表。</p><p>　　圖2.4.8 74LS48外陰線圖</p><p>　　表2.4.1 74LS48功能表</p><p>　　74LS48工作原理：</p>&l

24、t;p>　　譯碼器輸入端為二進制碼，經(jīng)譯碼器后，輸出端分別與七段顯示器的輸入端對應連。</p><p>　?、畔[（滅燈）輸入端BI 為低電平有效。當消隱（滅燈）輸入端BI =0時，不論其余輸入端狀態(tài)如何，所有輸出為零，數(shù)碼管七段全暗，無任何顯示；當消隱輸入端BI =1 時譯碼器譯碼。</p><p>　?、茻魷y試（試燈）輸入端LT 為低電平有效。當燈測試（試燈）輸入端=0（/ =1

25、）時，不論其余輸入端狀態(tài)如何，所有輸出為1，數(shù)碼管七段全亮，顯示8。可用來檢查數(shù)碼管、譯碼器有無故障；當燈測試輸入端LT =1 時譯碼器譯碼。</p><p>　?、敲}沖消隱（動態(tài)滅燈）輸入RBI 為低電平有效。當RBI =1 時，對譯碼器無影響；當BI =LT =1 時，若RBI =0，輸入數(shù)碼是十進制的零時，數(shù)碼管七段全暗，不顯示；輸入數(shù)碼不為零時，則照常顯示。在實際使用中有些零是可以不顯示的，如004.50

26、 中的百位的零可不顯示；若百位的零可不顯示，則十位的零也可不顯示；小數(shù)點后第二位的零，不考慮有效位時也可不顯示。脈沖消隱輸入RBI =0 時，可使不顯示的零消隱。</p><p>　　74LS48 是4 線—7 段譯碼驅(qū)動器，用于與共陰極半導體數(shù)碼顯示器件相連。其邏輯符號、外引線排列如上圖所示。</p><p>　　74LS48有三個控制端LT ，RBI ，BI /RBO ：</p&

27、gt;<p>　?。?）滅燈輸入/滅零輸出BI /RBO 。當BI /RBO 為輸入端而且BI =0時，無論其他輸入端是高電平還是低電平，輸出a g 均為0，字形消隱。</p><p>　　（2）試燈輸入LT 。當LT =0時，BI /RBO 是輸出端，且RBO =1，此時無論其他輸入是</p><p>　　高電平還是低電平，輸出a g 均為1，即七段管都亮，如有不亮的證明該

28、數(shù)碼管的發(fā)光管壞了。</p><p>　?。?）滅零輸入RBI 。當LT =1，RBI =0，輸入變量為0000 時，七段輸出全為0， a g 不顯示0 字形。此時RBO 為輸出端且RBO =0。</p><p>　　2.5電路原理圖及分析</p><p>　　電路原理圖如圖2.5.1所示：</p><p>　　圖2.4.1 電路原理總圖&l

29、t;/p><p>　　為簡化電路，此處，寄存器的輸出接的是四輸入的數(shù)碼管，包含了譯碼器和數(shù)碼管的電路。</p><p>　　555產(chǎn)生100Hz的脈沖通過輸出端3加到低位(0.01秒)計數(shù)器的CPA端，低位計數(shù)器屬下降沿觸發(fā)，將低位（0.01秒）計數(shù)器的Q3端接到次低位（0.1秒）的CPA端，次低位（0.1秒）計數(shù)器的Q3端接到次高位（1秒）的CPA端，再將次高位（1秒）計數(shù)器的Q3端連到高位

30、（10秒）的CPA端，由此可實現(xiàn)從00;00s計數(shù)到99:99s。將計數(shù)器的輸出按高低位接到寄存器的輸入端，當計數(shù)開始時，OE低電平，LE高電平，并行輸入，并行輸出，當按下記錄開關(guān)，即將LE從高電平變?yōu)榈碗娖綍r，寄存器實行保持功能，將當前的數(shù)據(jù)暫停，顯示到七段數(shù)碼顯示管上，但此時計數(shù)器不會停止工作，當使LE端重新變回高電平時，數(shù)碼顯示管上繼續(xù)顯示計數(shù)的時間。</p><p><b>　　3電路的仿真與分

31、析</b></p><p><b>　　3.1仿真電路圖</b></p><p>　　仿真電路圖如上圖2.4.1所示。</p><p><b>　　3.2參數(shù)設置</b></p><p><b>　　多諧振蕩電路參數(shù)：</b></p><p>

32、;<b>　　由公式</b></p><p>　　可設置C2=10uF，則R1,R2可分別為：150歐姆和68歐姆。</p><p>　　C1為濾波電容，用來消除干擾，一般設置為0.01uF。</p><p>　　計數(shù)器R0(1),R0（2）和R9(1),R9(2)初始值為0，置零時，將R0(1),R0（2）置1。</p><

33、;p>　　寄存器OE,LE初始值分別為0和1，當記錄時，將LE置0，記錄完成后，又將LE置0。</p><p>　　3.3仿真記錄與分析</p><p><b>　　仿真記錄：</b></p><p>　　在protuse中畫好電路圖后，將元器件的參數(shù)設置好，仿真結(jié)果如下圖所示：</p><p>　　圖3.3.1

34、計數(shù)器置零仿真圖</p><p>　　圖3.3.2 計數(shù)器計數(shù)仿真圖</p><p>　　圖3.3.3 計數(shù)器記錄仿真圖</p><p>　　圖3.3.4 計數(shù)器恢復計數(shù)仿真圖</p><p><b>　　仿真分析：</b></p><p>　　該設計電路能完成計數(shù)功能，顯示功能，和一定的暫存功能

35、，在按下清零鍵時能進行計數(shù)清零，按下記錄鍵時也能將當前的數(shù)據(jù)暫存并顯示在數(shù)碼管上，但唯一不足的地方是，當記錄下一個運動員的成績時，前一個運動員的成績就會丟失，也就是說保存時間不夠長久，同一計數(shù)不能保存多個數(shù)據(jù)，不能進行翻頁查看，因此本設計還存在需完善的地方，改進的方法是，引入16個八位雙穩(wěn)態(tài)輸出寄存器，同時將八個運動員的短跑成績記錄下來，并能將保存的數(shù)據(jù)調(diào)出進行再次查看！只是16個寄存器做起來是個極其浩大的工程，也可以用單片機來實現(xiàn)這個

36、功能，單片機實現(xiàn)電路就會非常簡單。</p><p>　　4課程設計的心得體會</p><p><b>　　附錄</b></p><p><b>　　元件清單：</b></p><p><b>　　參考文獻</b></p><p>　　[1] 余孟嘗.數(shù)字

37、電子技術(shù)基礎簡明教程教學指導書.高等教育出版社，2007</p><p>　　[2] 清華大學電子教研組.數(shù)學電子技術(shù)基礎簡明教程.高等教育出版社，2008</p><p>　　[3] 侯傳教，劉霞，楊智敏.數(shù)字邏輯電路實驗.北京：電子工業(yè)出版社，2009</p><p>　　[4] 伍時和，吳友宇，凌玲.數(shù)學電子技術(shù)基礎.北京：清華大學出版社，2009</p