計算機組成原理課程設計--基本模型機的設計——不帶進位的與或運算指令的實現(xiàn)

1、<p><b>　　課程設計任務書</b></p><p>　　學生姓名： 專業(yè)班級： </p><p>　　指導教師： 工作單位：</p><p>　　題 目: 基本模型機的設計——不帶進位的與或運算指令的實現(xiàn)</p><p><b>　　初始條件：</b>

2、;</p><p>　　理論：學完“電工電子學”、“數(shù)字邏輯”、“匯編語言程序設計”、和“計算機組成原理”課程，掌握計算機組成原理實驗平臺的使用。</p><p>　　實踐：計算機學院科學系實驗中心提供計算機、實驗的軟件、硬件平臺，在實驗中心硬件平臺驗證設計結果。</p><p>　　要求完成的主要任務: （包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）

3、</p><p>　　1、基本模型機系統(tǒng)分析與設計，利用所學的計算機組成原理課程中的知識和提供的實驗平臺完成設計任務，從而建立清晰完整的整機概念。</p><p>　　2、根據(jù)課程設計題目的要求，編制實驗所需的程序，上機測試并分析所設計的程序。</p><p>　　3、課程設計的書寫報告應包括：</p><p>　　（1）課程設計的題目。&l

4、t;/p><p>　?。?）設計的目的及設計原理。</p><p>　?。?）根據(jù)設計要求給出模型機的邏輯框圖。</p><p>　?。?）設計指令系統(tǒng)，并分析指令格式。</p><p>　?。?）設計微程序及其實現(xiàn)的方法（包括微指令格式的設計，后續(xù)微地址的產(chǎn)生方法以及微程序入口地址的形成）。</p><p>　?。?）模

5、型機當中時序的設計安排。</p><p>　?。?）設計指令執(zhí)行流程。</p><p>　?。?）給出編制的源程序,寫出程序的指令代碼及微程序。</p><p>　?。?）說明在使用軟件HKCPT的聯(lián)機方式與脫機方式的實現(xiàn)過程（包括編制程序中與或運算指令的時序分析，累加器A和有關寄存器、存儲器的數(shù)據(jù)變化以及數(shù)據(jù)流程）。</p><p>　　（

6、10）課程設計總結（設計的特點、不足、收獲與體會）。</p><p><b>　　時間安排： </b></p><p>　　周一：熟悉相關資料。 周二：系統(tǒng)分析,設計程序。</p><p>　　周三、四：編程并上實驗平臺調(diào)試 周五：撰寫課程設計報告。</p><p>　　指導教師簽名：

7、 年 月 日</p><p>　　系主任（或責任教師）簽名： 年 月 日</p><p><b>　　1設計的題目</b></p><p>　　基本模型機的設計——不帶進位的與或運算指令的實現(xiàn)</p><p>　　2設計的目的及

8、設計原理 </p><p><b>　　2.1設計目的：</b></p><p>　　1分析階段：在掌握已學的知識的基礎下，充分運用數(shù)字邏輯，匯編語言，以及計算機組成原理的理論知識。通過對計算機的基本組成原理，核心部件的設計與構成，以及部件間的連接方式，設計合理的指令系統(tǒng)， 編制相應指令的微指令與微程序，編制一個不帶進位的與或運算的程序。</p>&

9、lt;p>　　2設計階段：根據(jù)自己已掌握的微指令的知識，將分析階段的與或運算轉換成相應的有微指令組成的微程序。</p><p>　　3驗證階段：將編寫程序的運算結果與實際結果進行對比，驗證程序設計的是否正確。</p><p><b>　　2.2設計原理：</b></p><p>　　在計算機中所有的運算都是通過CPU來實現(xiàn)的，CPU根據(jù)指

10、令的格式分別實現(xiàn)對應不同的功能。而每一個指令都對應一段由微指令構成微程序，而微指令又是由多個微命令組成，每一個微命令指示對應的硬件完成相應的任務。通過這樣的一種聯(lián)系來組織計算機硬件來完成所要執(zhí)行的指令。本次試驗中，模型機從內(nèi)存中取出指令，分析指令，執(zhí)行指令。在時序的調(diào)節(jié)與微程序的控制下，完成一條機器指令，最后通過機器指令的逐步完成，從而實現(xiàn)不帶進位的與或運算。</p><p><b>　　3模型機的邏輯

11、框圖</b></p><p>　　運算器由2片74L181構成8位字長的ALU單元。2片74LS374作為2個數(shù)據(jù)鎖存器（DR1、DR2），8芯插座ALU-IN作為數(shù)據(jù)輸入端，可通過短8芯扁平電纜，把數(shù)據(jù)輸入端連接到數(shù)據(jù)總線上。數(shù)據(jù)輸入鎖存器DR1的EDR1為低電平，并且D1CK有上升沿時，把來自數(shù)據(jù)總線的數(shù)據(jù)打入鎖存器DR1。同樣使EDR2為低電平、D2CK有上升沿時把數(shù)據(jù)總線上的數(shù)據(jù)打入數(shù)據(jù)鎖存器

12、DR2。(模型機的框圖如下圖所示)</p><p>　　4設計指令系統(tǒng)與指令格式</p><p>　　4.1指令系統(tǒng)設計：</p><p>　　此次實驗涉及的指令有以下幾種：</p><p>　　MOV A, #data 將立即數(shù)傳遞到將累加器A中；</p><p>　　ORL A，#data 將累加器

13、A和立即數(shù)相或，結果送入累加器A中；</p><p>　　MOV RI，#data 將立即數(shù)傳遞到寄存器RI中；</p><p>　　SUB A,RI 將累加器A中的內(nèi)容減去寄存器RI中的內(nèi)容，結果送入累加器A；</p><p>　　ANL A，#data 將累加器A和立即數(shù)相與，結果送入累加器A中；</p><p&

14、gt;　　STA addr 將寄存器中內(nèi)容寫入存儲器中；</p><p>　　HALT 停機指令；</p><p><b>　　指令系統(tǒng)如下表：</b></p><p>　　4.2指令格式分析：</p><p>　　指令一般由地址碼和操作碼組成，如下所示：</p>

15、<p>　　此實驗所涉及指令的格式如下：</p><p>　　MOV指令采用單字節(jié)指令，其格式如下：</p><p>　　ORL邏輯或指令采用單字節(jié)指令，其格式如下： </p><p>　　ANL邏輯與指令采用單字節(jié)指令，其格式如下： </p><p>　　STA取數(shù)據(jù)指令，其格式如下：</p><p>　

16、　停機指令（HALT），其格式如下：</p><p>　　5設計微程序及其實現(xiàn)的方法</p><p>　　5.1微指令格式的設計:</p><p>　　微指令的一般格式如圖所示：</p><p>　　5.2后續(xù)微指令的產(chǎn)生方法:</p><p>　　由于本系統(tǒng)中指令系統(tǒng)的功能比較簡單，所以可以采用微指令全水平、不編碼的

17、方式，及每一個微操作控制信號由一位微代碼來表示，24位微代碼可以表示24個不同的微操作控制信號。在本系統(tǒng)中，MLD為置微地址的控制信號，MCK為工作脈沖。當MLD=0、MCK有上沿時，把MD0~MD7的值作為微程序的地址，打入微地址寄存器。當MLD=1、MCK有上升沿時，微地址計數(shù)器自動加1。</p><p>　　5.3微程序入口地址的形成：</p><p>　　本實驗平臺的硬件設計采用的

18、是24位微指令，微指令采用全水平不編碼的格式，可產(chǎn)生24個微操作控制信號。由于模型機指令系統(tǒng)規(guī)模較小，功能較簡單，可由微代碼直接實現(xiàn)。在模型機內(nèi)，用指令操作碼的高4位作為核心擴展成8位的微程序入口地址MD0-MD7。這種方法稱為“按操作碼散轉”（如下表所示）。</p><p><b>　　按操作碼散轉</b></p><p>　　6模型機時序的設計安排</p&g

19、t;<p>　　由于微指令采用全水平不編碼的格式，微程序的入口地址采用操作碼散轉方式，所以可確定模型機中時序單元中所產(chǎn)生的每一拍的作用。為了更好地觀察實驗的各個中間過程中各寄存器的值，由監(jiān)控單元產(chǎn)生一個PLS-O的信號來控制時序產(chǎn)生。PLS-O信號經(jīng)過時序單元的處理產(chǎn)生了4個脈沖信號。4個脈沖信號組成一個微周期，為不同的寄存器提供工作脈沖。</p><p>　　PLS0：微地址寄存器的工作脈沖，用來

20、設置微程序的首地址及微地址加1。</p><p>　　PLS1：PC計數(shù)器的工作脈沖，根據(jù)微指令的控制實現(xiàn)PC計數(shù)器加1和重置PC計</p><p>　　器（如跳轉指令）等功能。</p><p>　　PLS2：把24位微指令打入3片微指令鎖存器</p><p>　　PLS3：把當前總線上的數(shù)據(jù)打入微指令選通的寄存器</p>&l

21、t;p>　　它們的時序圖如下圖所示：</p><p><b>　　7設計指令執(zhí)行流程</b></p><p>　　在每個系統(tǒng)中，一條指令從內(nèi)存取出到執(zhí)行完畢，需要若干個機器周期，任何指令中都必須有一個機器周期作為“取指令周期”，稱為公操作周期。而一條指令共需幾個機器周期取決于指令在機器內(nèi)實現(xiàn)的復雜程度。</p><p>　　對于微程序控制

22、的計算機，在設計指令執(zhí)行流程時，要保證每條微指令所含的微操作的必要性和合理性，還應知道總線的IAB，IDB，OAB，ODB僅是傳輸信息的通路，沒有寄存信息的功能，而且必須保證總線傳輸信息時信息的唯一性。</p><p>　　以下描述取微指令執(zhí)行周期：</p><p>　　在模型機處于停機狀態(tài)時，模型機的微地址寄存器被清零，微指令鎖存器輸出無效。在處于停機狀態(tài)時，脈沖PLS1對微地址寄

23、存器（74LS161）無效，微地址寄存器保持為零。脈沖PLS2對PC計數(shù)器無效，同時PLS2把HALT=1打入啟停單元中的運行狀態(tài)寄存器（74LS74）中，把模型機置為運行狀態(tài)，使微程序鎖存器輸出有效。PLS3把微程序儲存器00H單元中的內(nèi)容打入指令寄存器中。</p><p>　　在模型機處于運行狀態(tài)時，脈沖PLS1將微地址寄存器（74LS161）加一，脈沖PLS2將PC計數(shù)器加1，PLS3把微程序存儲器中

24、的微指令打入微指令鎖存器并且輸出。PLS4把當前總線上的數(shù)據(jù)打入當前微指令所選通的寄存器。</p><p>　　對于此次實驗每條指令的執(zhí)行流程如下：</p><p>　　8編制源程序,程序的指令代碼及微程序</p><p><b>　　8.1源程序：</b></p><p>　　MOV A，#25</p>

25、<p>　　ORL A，#35</p><p>　　MOV R0，#10</p><p>　　SUB A,R0</p><p>　　ANL A，#45</p><p><b>　　STA 30</b></p><p><b>　　HALT</b>

26、;</p><p>　　8.2程序的指令代碼:</p><p><b>　　8.3微程序:</b></p><p>　　MOV A，#25 : 0000[4D],[FF],[FF] 取指指令 </p><p>　　0017[DD],[FB],[FF] Dbus→A</p><

27、p>　　ORL A，#35: 0018[4D],[FF],[FF] 取指指令 </p><p>　　0033[FF],[FC],[FE] A→Dbus→DR1</p><p>　　0034[DD],[FF],[7E] RAM→Dbus→DR2</p><p>　　0035[FF],[FB],[BE] ALU→A<

28、/p><p>　　MOV R0，#10: 0036[4D],[FF],[FF] 取指指令</p><p>　　001B[FF],[BD],[FF] RAM→Dbus→RI</p><p>　　SUB A，R0 : 001C[4D],[FF],[FF] 取指指令</p><p>　　0007[FF],[7B],

29、[FF] A→Dbus→DR1</p><p>　　0007[FF],[7B],[FF] RI→Dbus→DR2</p><p>　　0007[FF],[7B],[FF] ALU→Dbus→A</p><p>　　ANL A，#45: 000A[4D],[FF],[FF] 取指指令</p><p>　　0037[FF][FC

30、][FB] A→Dbus→DR1</p><p>　　0038[DD][FF][7B] RAM→Dbus→DR2</p><p>　　0039[FF][FB][BB] ALU→A</p><p>　　STA 30 : 003A[4D][FF][FF] 取指指令</p><p>　　0023[D5][FF][FF]

31、 Dbus→IR2</p><p>　　0024[BB][FD][FF] IR2→Dbus; A→Dbus→RAM</p><p>　　HALT : 003E[4D][FF][FF] 取指指令</p><p>　　0003F[FF][DF][FF] 停機</p><p>　　9說明在使用軟件HKCPT的聯(lián)機方式與脫機

32、方式的實現(xiàn)過程（包括編制程序中與或運算指令的時序分析，累加器A和有關寄存器、存儲器的數(shù)據(jù)變化以及數(shù)據(jù)流程）。</p><p>　　9.1編制程序中與或運算指令的時序分析：</p><p>　　將25存入累加器A中的時序圖</p><p>　　25與35進行邏輯或運算的時序圖：</p><p>　　上次運算結果減去10的時序圖：</p&g

33、t;<p>　　上次運算結果與45進行邏輯與運算的的時序圖：</p><p>　　將最終結果保存到RAM地址的時序圖：</p><p><b>　　調(diào)試窗口如圖所示：</b></p><p>　　9.2累加器A和有關寄存器、存儲器的數(shù)據(jù)變化以及數(shù)據(jù)流程：</p><p>　　MOV A，#25</p

34、><p>　　數(shù)據(jù)流程：RAM->DBUS->A</p><p>　　執(zhí)行后，A中數(shù)據(jù)值為25H，其他寄存器值無效</p><p>　　ORL A，#35</p><p>　　數(shù)據(jù)流程：A→DBUS→DR1，RAM→DBUS→DR2，ALU→DBUS→A</p><p>　　執(zhí)行后，A中的值為35H，DR1

35、中數(shù)據(jù)值為25H，DR2中數(shù)據(jù)值為35H，</p><p><b>　　其他寄存器值不變</b></p><p>　　MOV R0，#10</p><p>　　數(shù)據(jù)流程：RAM->DBUS->R0 </p><p>　　執(zhí)行后，R0中數(shù)據(jù)值為10H，A中值不變，其他寄存器值無效</p><

36、;p>　　SUB A, R0</p><p>　　數(shù)據(jù)流程：A->DBUS->DR1，R0->DBUS->DR2，ALU->DBUS->A</p><p>　　執(zhí)行后，A中值為25H，DR1中數(shù)據(jù)值為35H，DR2中數(shù)據(jù)值為10H，</p><p>　　ANL A，#45 </p><p>　

37、　數(shù)據(jù)流程：A->DBUS->DR1，R0->DBUS->DR2，ALU->DBUS->A</p><p>　　執(zhí)行后，A中值為05H，DR1中數(shù)據(jù)值為25H，DR2中數(shù)據(jù)值為45H，</p><p><b>　　其他寄存器值不變</b></p><p><b>　　STA 30</b&g

38、t;</p><p>　　數(shù)據(jù)流程：A->RAM 執(zhí)行后，內(nèi)存地址為30H的單元中值為05H</p><p><b>　　HALT 停機</b></p><p><b>　　10課程設計總結</b></p><p>　　在此次計算機組成原理的課程設計實驗中，通過自己對計算機組成原理、匯編語言

39、以及數(shù)字邏輯等課程知識的掌握與運用，在HKCPT軟件平臺上設計幾個數(shù)的邏輯與或運算并成功地實現(xiàn)了設計的要求。雖然此次課程設計獲得成功，但仍然暴露出自己不少的知識盲點，比如一條指令對應的多個微指令，每條微指令又起到的作用以及每條指令的流程周期變化等等，自己以前沒有弄懂的地方。通過這次課程設計彌補了自己這方面的不足，加深了自己對知識結構的了解，掌握知識的運用，真是受益匪淺。</p><p>　　這次設計的這個實驗由于

40、本身很簡單，因此我也沒有設計很復雜的代碼，不過它依然很清楚地反映了不帶進位的邏輯與或的運算特點，完全符合設計要求。通過此次實驗，首先，自己更一步熟悉和了解指令、微指令等等相關的一些基本知識以及與此次實驗所連接到的其它科目的一些知識；其次，自己切身體會到這次課程設計實驗是不同與我們之前所做的一些小實驗，是對所學的計算機組成原理知識的一次綜合運用；再次，這次實驗進一步加深了我對此實驗平臺的理解和運用，同時也使我了解到了它的漏洞和缺點；當然，

41、通過這次課程設計更使自己明白，要善于運用所學的知識運用到實際操作中，加強自己動手動腦的能力，加強獨立思考分析的能力并以此檢驗所學知識的牢固、扎實。總而言之，在以后的學習生活中，自己必需加強自己的動手能力以及綜合思考能力。</p><p><b>　　11參考文獻</b></p><p>　　[1]《計算機組成原理》，主編：薛勝軍，出版社：武漢理工大學出版社，出版或修訂

42、時間：2003.11 </p><p>　　[2]《計算機組成原理學習指導與實驗》，主編：薛勝軍、談冉，出版社：武漢理工大學出版社，出版或修訂時間：2006.10</p><p>　　[3] 《計算機組成原理》，主編：薛勝軍，出版社：華中科技大學出版社，出版或修訂時間：2005.5</p><p>　　[4] 《計算機組成原理》，主編：白中英，出版社：科學出版社，出